数电一位加法器的设计.doc

数字电子技术基础 综合性实验 设计题目:一位加法器的设计 班级：电力实1102 组员：尹献杰 庞 曼 蓝 峥 王雪松 孙永健 李卓桁 一、课程设计的目的通过本课程设计, 1.两个十进制数的8421码相加时按“逢二进一”的原则进行。 2.当和小于等于9时，不需要校正。 3.当和大于9时，需要加6校正。 4.在做加6校正时，将产生向上一位的进位。 （2）实验原理图 图1 五、关于进位的处理 我们用二进制加法器对两数相加，并看其和是否大于10。若和大于10，则必须在结果处加6(0110)。十进制加法器共使用了两个二进制加法器，其框图见图 2。进位检测电路检测的是第一个加法器(包括进位)的输出。若其输出大于9，则检测电路输出1。这就是十进制加法器的进位输出，同时也是校正指示位。当进位输出为1时，第一个加法器得到的结果加6；当进位输出为0时，第一个加法器得到的结果加0。进位检测电路的卡诺图见图3。 图 2 图 3 理论图如图4： 图3 图4 由于用与非门比较方便所以我们选用了与非门电路 有以下两种选择： 1) 这种方式用一片74LS00和一片74LS10可以实现 (2) 这种方式用两片74LS00可以实现 由于第一种方式简单所以我们选用了第一种方式 其仿真模块的实现如图5： 七、仿真实现 （1）无进位的仿真结果 （2）有进位情况的仿真结果 八.总结 通过这次课程设计，我学到很多很多的东西，不仅巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的内容。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才是真正的知识，才能提高自己的实际动手能力和独立思考的能力。在设计的过程遇到了各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固，通过这次课程设计，把以前所学过的知识重新温故，巩固了所学的知识 1