基于xilinx fpga的通用自动化测试方法研究-research on general automatic test method based on xilinx fpga.docxVIP

  • 7
  • 0
  • 约5.95万字
  • 约 78页
  • 2018-05-18 发布于上海
  • 举报

基于xilinx fpga的通用自动化测试方法研究-research on general automatic test method based on xilinx fpga.docx

基于xilinx fpga的通用自动化测试方法研究-research on general automatic test method based on xilinx fpga

摘 要随着半导体工艺水平的不断进步,现场可编程门阵列(Field Programmable Gate Array,FPGA)器件的集成度更高、性能更强,其内部结构也越来越复杂, 而同时对 FPGA 可靠性和稳定性的要求反而随其测试难度的增加而提高。不管是 对用户还是 FPGA 生产厂商来说,如何有效地进行 FPGA 测试都将直接关系到产 品的设计周期和研发成本。本文正是针对现有的测试方法不能满足 FPGA 测试要求的现状,开展面向 Xilinx 公司 Virtex 系列所有型号 FPGA 互连资源的通用自动化测试方法。这种测 试方法不仅保证对 FPGA 内部资源的高覆盖率,还能尽量减少总配置次数,进而 减小测试成本。论文在介绍 FPGA 基本结构和现有测试方法的基础上,结合图论的相关理论 和定理,将互连资源分层化,并基于此提出了 Virtex 系列互连资源的通用测试模 型。该模型是 FPGA 底层资源连接关系的抽象表达,适用于所有 Virtex 系列 FPGA, 避免了针对不同型号 FPGA 需要不同测试方法的弊端。然后结合图论中边着色和 匹配的概念,研究基于通用测试模型的互连资源配置算法,该算法可实现自动寻 找可布通路径和节点不相交路径,进而实现测试配置图形的自动化生成,大大节 约时间成本。文中基于该方法的 Virtex 和 Virtex-II FPGA 互连资源配置图形证明 了该方法的有效性和优越性。本文研究的 Xilinx FPGA 互连资源的通用自动化测试方法可有效地解决现有 的 FPGA 互连资源测试方法故障覆盖率不高、不适用于 Virtex 系列 FPGA 的缺点, 同时避免不同型号 FPGA 的不同结构对测试带来的影响,真正实现对 Xilinx 公司 现有所有 Virtex 和 Spartan 系列 FPGA 的通用化测试,同时该测试方法借助于计 算机编程可以实现测试图形的自动生成,相比于手工配置,大大减少测试图形的 生成时间,减小时间成本和测试成本。总之,该方法为学术界探讨 FPGA 测试最 小配置次数作出有益探索,且该方法已被应用于某研究所的大规模 FPGA 测试中, 体现本文研究的测试方法具有较高的理论研究和实际应用价值。关键词:FPGA 测试,互连资源,Virtex 系列,通用,自动化ABSTRACTWith the continuous progress in semiconductor process technology, the integration of FPGA is higher than before while FPGA performs better. And its internal structure is also much more complex. Though it?s more and more difficult to test the entire FPGA, the requirements in its reliability and stability are increasing. No matter to the user or FPGA manufacturer, how to effectively test FPGA is a big challenge. It directly related to the product design period and cost.Now the current existing FPGA test method could not meet the requirements. This paper is aimed at solving this problem, to carry out a general-purpose automated test method for Xilinx Virtex series FPGA?s interconnect resources. This test method can not only ensure high coverage for FPGA internal resources, but also to minimize the total number of test configurations, thus reducing the cost of test.On the basis of FPGA basic structure and current existing test methods, we divide the interconnect resources into different layers by absorbing theo

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档