逻辑代数CH23.ppt

+VDD +10V B1 G1 D1 S1 uA uY TN TP B2 D2 S2 G2 VSS + - uGSN + - uGSP 2. 3 CMOS 集成门电路 2. 3. 1 CMOS 反相器 一、电路组成及工作原理 A Y 1 0V +10V uA uGSN uGSP TN TP uY 0 V UTN UTP 截止 导通 10 V 10 V UTN UTP 导通 截止 0 V UTN = 2 V UTP = - 2 V +10V RONP uY +VDD 10V S TN TP +10V RONN uY +VDD 0V S TN TP 输入端保护电路: C1、C2 — 栅极等效输入电容 (1) 0 uA VDD + uDF (2) uA VDD + uDF D 导通电压： uDF = 0.5 ~ 0.7 V (3) uA - uDF 二极管导通时，限制了电容两端电压的增加。 保护网络 +VDD uY uA TP D1 C1 C2 RS TN D2 D3 VSS D1、D2、D3 截止 D2、D3 导通 uG = VDD + uDF D1 导通 uG = - uDF (一) 输入特性 反映iI=f(uI)的曲线,叫做输入伏安特性,婴儿湿疹偏方简称为输入特性. 二、静态特性 (二)输出特性 反映uo=f(io)的曲线,叫做输出伏安特性, 简称为输出特性. 1. 电压传输特性： iD +VDD B1 G1 D1 S1 + uI - uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH AB 段： uI UTN ， uO = VDD 、 iD ? 0， 功耗极小。 0 uO /V uI /V TN 截止、TP 导通， BC 段： TN 导通，uO 略下降。 CD 段： TN、TP 均导通。 DE、EF 段： 与 BC、AB 段对应，TN、TP 的状态与之相反。 转折电压 指UO为规定值时，UI允许波动的最大范围。 UNL： 输入为低电平时的噪声容限。 UNH： 输入为高电平时的噪声容限。 = 0.3VDD 噪声容限： 2. 电流传输特性： iD +VDD B1 G1 D1 S1 + uI - uO TN TP B2 D2 S2 G2 VSS A B C D E F UTN VDD UTH UTP UNL UNH 0 uO / V uI / V A B C D E F 0 iD / mA uI / V UTH 电压传输特性 电流传输特性 AB、EF 段： TN、TP总有一个为 截止状态，故 iD ? 0 。 CD 段： TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max) 。 阈值电压： UTH = 0.5 VDD （VDD = 3 ~ 18 V） 三 动态特性 (一)传输延迟时间 (二)输出端状态转换时间 2. 3. 2 CMOS 与非门、或非门、婴儿湿疹偏方与门和或门 A B TN1 TP1 TN2 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 1 1 0 与非门 一、CMOS 与非门 uA +VDD +10V V SS T P1 T N1 T P2 T N2 A B Y uB uY A B 0 0 1 0 0 1 1 1 Y = 或非门 二、CMOS 或非门 uA +VDD +10V V SS T P1 T N1 T N2 T P2 A B Y uB uY A B TN1 TP1 TN2 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 0 0 0 A B ≥1 0 0 1 0 0 1 1 1 三、CMOS 与门和或门 1. CMOS 与门 A B Y 1 +VDD V SS T P1 T N1 T P2 T N2 A B Y A B Y +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS 2. CMOS 或门 Y 1 +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS A B ≥1 A B Y ≥1 +VDD V SS T P1 T N1 T N2 T P2 A B Y 四、带缓冲的 CMOS 与非门和或非门 1. 基本电路的主要缺点 (1) 电路的输出特性不对称： 当输入状态不同时，输出等效电阻不同。 (2) 电压传输特性发生偏移，导致噪声容限下降。 2