逻辑分析仪的使用.pdfVIP

逻辑分析仪的使用 摘要：本文主要介绍逻辑分析仪的使用步骤与方法，从探头与被测系统连接、设置时钟模式和触发功 能、捕获、分析、显示波形数据等几个方面介绍，重点介绍设置逻辑分析仪的时钟模式和触发条件，为初 步使用逻辑分析仪的读者打下基础。 关键词：逻辑探头、异步定时捕获、同步状态捕获、触发方式 一、何时需要使用逻辑分析仪 逻辑分析仪是数字设计验证与调试过程中公认最出色的工具，它能够检验数字电路是否正常工作，并 帮助用户查找并排除故障。它每次可捕获并显示多个信号，分析这些信号的时间关系和逻辑关系；对于调 试难以捕获的、间断性故障，某些逻辑分析仪可以检测低频瞬态干扰，以及是否违反建立、保持时间。在 软硬件系统集成中，逻辑分析仪可以跟踪嵌入软件的执行情况，并分析程序执行的效率，便于系统最后的 优化。另外，某些逻辑分析仪可将源代码与设计中的特定硬件活动相互关联。逻辑分析仪可将源代码与设 计中的特定硬件活动相互关联。 当您需要完成下列工作时，请使用逻辑分析仪： ·调试并检验数字系统的运行； ·同时跟踪并使多个数字信号相关联； ·检验并分析总线中违反时限的操作以及瞬变状态； ·跟踪嵌入软件的执行情况。 二、逻辑分析仪的使用步骤 使用逻辑分析仪与数字信号相连、捕获数字信号并进行分析，一般有以下 4 个步骤： ①用逻辑探头与被测系统（DUT）相连； ②设置时钟模式和触发条件； ③捕获被测信号； ④分析与显示捕获的数据。 以下，我们逐步介绍逻辑分析仪使用的每个步骤： 三、 逻辑探头 在使用逻辑分析仪测试中，首先选择合适的逻辑探头与被测系统（DUT）相连，探头利用内部比较器 将输入电压与门限电压相比较，确定信号的逻辑状态（1 或 0）。门限值由用户设定，范围由逻辑分析仪 本身决定，常用的逻辑电平为 TTL 电平、CMOS电平、ECL 电平等等。 逻辑分析仪的探头有各种各样的形状、大小，用户可以根据自己的需要，选择合适的探头夹具。常用 的探头有用于点到点故障查找的“夹子状”，有用在电路板上专用的连接器高密度、多通道型探头。逻辑 探头应能够捕获高质量的信号，并且对被测系统的影响最小。另外，逻辑分析仪的探头应能提供高质量信 号并传递给逻辑分析仪，并且对被测系统造成的负载最小，而且要适合与电路板及设备以多种方式连接。 四、设置时钟模式和触发条件 在逻辑分析仪与被测系统连接好之后，需要设置时钟模式与触发条件。逻辑分析仪的数据捕获方式不 同于示波器，它有两种捕获方式，分别是异步捕获，获取信号的时间信息和同步捕获，用于获取被测系统 的状态信息。其中异步分析更类似于示波器的数据捕获方式，其中采样率、波形捕获率等概念都与示波器 的相关概念类似。 1、异步捕获模式 在这个模式中，逻辑分析仪用内部时钟进行数据采样，采样速度越快，测试分辨率越高。采样速率对 于异步定时分析非常重要，例如，当采样间隔为 2ns 时，即每隔 2ns 捕获新的数据存入存储器中，在采样 时钟到来之后改变的数据不会被捕获，直到下一个采样时钟到来，由于无法确定 2ns 中不会被捕获的数据， 直到下一个采样时钟到来，由于无法确定 2ns 中数据是否发生变化，所以最终分辨率是 2ns。这种异步捕 获模式常用在目标设备与分析仪捕获的数据之间没有固定的时间关系，而且被测系统的信号间的时间关系 为主要考虑因素时，通常使用这种捕获模式。 2、同步捕获模式 同步捕获模式是用一个源自被测系统的信号做采样时钟信号，这种模式中用于为捕获确定时间的信 号，可以是系统时钟、总线控制信号或一个引发被测系统改变状态的信号。逻辑分析仪在外部时钟信号的 边缘采样，采到的数据代表逻辑信号稳定时被测电路所处的状态。对于引入的时钟信号是有限制的，一般 要小于某一固定频率，这一频率被称为逻辑分析仪的最大状态速率，有的厂家称之为逻辑分析仪的带宽。 在这种模式下，不考虑两个时钟事件之间的状态。 3、设置触发方式 触发方式的区别是逻辑分析仪与示波器的另一项重要区别。示波器同样配有触发器，但对于多通道的 二进制信号而言，示波器的触发功能受限。相反，逻辑分析仪中可以对各种逻辑条件进行触发。触发的目 的在于为逻辑分析仪设定什么时候开始捕获数据、捕获哪些数据，使逻辑分析仪跟踪被测电路的逻辑状态， 并在被测系统