7集成门电路901015.pptVIP

例：四输入与非门，二输入与非门 集电极开路与非门（OC门） a接地;b通过R接地;c与使用输入端并联 2. 或非门 本 章 小 结 * 开 关 元 件 二 极 管 反向截止 开关接通 开关断开 三 极 管 C E 饱和区 截止区 开关接通 C E B 开关断开 正向导通 C E B 1. 输出高电平UOH、输出低电平UOL UOH?2.4V UOL ?0.4V 便认为合格。 典型值UOH=3.4V UOL ?0.3V 。 2. 阈值电压UT uiUT时，认为ui是低电平。 uiUT时，认为ui是高电平。 UT=1.4V u0(V) ui(V) 1 2 3 UOH (3.4V) UOL (0.3V) 电压传输特性曲线 u0(V) ui(V) 1 2 3 UOH “1” UOL (0.3V) 阈值UT=1.4V 理想的传输特性 输出高电平 输出低电平 Integrated logic gates circuit 二、集成逻辑门电路 与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路等。 1、TTL门电路 TTL门电路是最简单、最基本的数字集成电路元件，开关速度高，利用其通过适当的组合连接便可以构成任何复杂的组合电路。因此，掌握TTL门电路的工作原理，熟悉、灵活的使用它们是数字技术工作者必备的基本功之一。 TTL与非门结构 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 360? 3k 750? 100? 输入和输出端结构都采用了半导体晶体管，称之为 Transistor –transistor Logic :TTL ⑴电路结构 TTL逻辑符号 TTL与非门电路 A B T1 R1 R1 A B TTL与非门的内部结构 +5V Y R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? ? ①. 任一输入为低电平（0.3V）时 “0” 1V 不足以让 T2、T5导通 三个PN结 导通需2.1V +5V Y R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? ? ⑵工作原理 +5V Y R4 R2 R1 3k R5 T3 T4 T1 b1 c1 A B C ①. 任一输入为低电平（0.3V）时 “0” 1V uo uo=5-uR2-ube3-ube4?3.6V高电平！ ? ? ? ? 前级流出 电流IOH（拉电流） ②. 输入全为高电平（3.6V）时 “1” 全导通 电位被嵌 在2.1V 全反偏 ?1V 截止 +5V Y R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ? ? ? ? ? ? ? 饱和 ②. 输入全为高电平（3.6V）时 +5V Y R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 全反偏 “1” uF=0.3V ? ? 流入前级的电流IOL 约 1.4mA (灌电流) 传输特性和主要参数 电压传输特性 AB段：截止区 BC段，放大区 CD段，转折区 DE段：饱和区 线与：在实际使用中，直接将几个逻辑门输出端相连，这种输出直接相连，实现输出与功能的方式称为线与。但是普通TTL与非门的输出端是不允许直接相连的， 因为当一个门的输出为高电平（Y1），另一个为低电平（Y2）时， 将有一个很大的电流从UCC经Y1到Y2，到导通门的T5管，因功耗过大而损坏该门电路。 2、集电极开路门 —OC 门(Open Collector Gate) 线与 限制了工作速度的提高 逻辑符号 A B C D 3 CMOS门电路 A=“1” T1导通 T2截止 Y=“0” 自学：掌握电路结构及其工作原理 A=“0” T1截止 T2导通 Y=“1” Y=A A Y G S D P沟道 N沟道 D S G +UDD T1 T2 三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态—高阻状态（或称禁止状态）的门电路，简称TS (Tristate Logic)门。电路如图所示。 4、三态输出与非门（TS） Three-State Output Gate 3、三态输出与非门（TS） Three-State Output Gate 使能端E A B F 符号 功能表 三态门的符号及功能表 A B F 符号 功能表 使能端高电平起作用 使能端低电平起作用 CMOS电路使用中应