基于DSPFPGA配置方法研究与实现.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于DSPFPGA配置方法研究与实现

基于DSP的FPGA配置方法研究与实现    摘 要:在数字电路中,FPGA+DSP的系统结构应用日益广泛。为了减小此种结构的体积和降低成本,对FPGA采用了被动并行的配置方式。上电后,DSP首先完成自身程序的加载,之后充当配置FPGA的主处理器,从FLASH芯片中读取FPGA程序,按照配置时序完成FPGA的程序加载。在硬件设计上,创新性地采用了DSP,FPGA,FLASH共用数据总线的方式,当DSP从FLASH芯片中读取FPGA程序时,FPGA可以直接抓取出现在总线上数据来完成加载。实践证明,此种配置方法结构简洁,工作稳定,在一定程度上实现了小型化和低成本。    关键词:FPGA; DSP; 配置; 被动并行; 小型化    中图分类号:TN710-34 文献标识码:A 文章编号:1004-373X(2011)24-0060-03      Research and Implement of FPGA Configuration with DSP      LI Fei-fei, SU Yan-chuan, WANG Peng      (China Airborne Missile Academy, Luoyang 471009, China)       Abstract: In digital circuits, the system structure of FPGA+DSP is widely used. To reduce the volume and cost of system structure, the slave SelectMAP configuration method is adopted for FPGA. After power on, DSP completes loading of its programme firstly, then acts as the primary processor of configuring FPGA to read the FPGA programme from FLASH chip, and fulfils the task of programme loading of FPGA according to the configuration time sequence. In hardware design, a new method of sharing the data bus of DSP, FPGA and FLASH is innovatively used. FPGA can catch the data appearing in the bus to complete the loading when DSP reads FPGA programme from FLASH. The configuration circuit is compact and works well in practice. The method implemented miniaturization and low cost in some degree.    Keywords: FPGA; DSP; configuration; slave SelectMAP; miniaturization      0 引 言    在信号处理领域中,基于FPGA+DSP的结构设计已经是系统发展的一个重要方向。随着该系统设计的广泛应用,功能变得更加丰富,成本日趋低廉。而在某些小型化应用的场合中,对系统体积的要求越来越高,因此如何在硬件层次上缩小系统体积,已经是必须要考虑的重点。除了选用高集成度的芯片、布局更加紧凑的电路结构之外,优化系统的功能实现方式则能在更高层次上减小系统体积。    对于FPGA+DSP的基本架构,DSP电路模块的主要构成为DSP芯片和存储其程序的FLASH芯片,已经为最小结构,无法精简。FPGA电路模块常用的构成方式为FPGA芯片和相应的配置芯片。而FPGA有多种配置方式,不同的配置方式,所需芯片会有差异,因此采用芯片数量少的配置方式可以在一定程度上节省电路板的面积。    不同厂家、不同系列的FPGA芯片,配置方式都存在有差异。对于Xilinx公司的Virtex-Ⅱ系列FPGA来说,主要有主动串行、主动并行、被动串行、被动并行和边界扫描5种配置方式。其中,边界扫描方式只能烧写断电即丢失的.bit文件,不能在系统中单独使用;主动串行和主动并行的配置方式需要额外的配置芯片,不利于精简系统;被动并行和被动串行的配置方式都是依靠FPGA外部连接的微处理器来进行配置的,而FPGA+DSP结构中的DSP正好可以充当配

文档评论(0)

bokegood + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档