时序逻辑电路3 数字电路课件培训讲解.pptVIP

设计步骤： 1．根据设计要求，设定状态，画出原始状态转换图。 2．状态化简 3．状态分配，列出状态转换编码表 4．选择触发器的类型，求出状态方程、驱动方程、输出方程 5．根据驱动方程和输出方程画逻辑图。 6．检查电路有无自启动能力 思考：若设计异步时序电路，与同步时序电路应有何不同?;同步时序逻辑电路的设计;1.建立原始状态图 ; 例1：某序列检测器有一个输入端x和一个输出端Z。从x端输入一组按时间顺序排列的串行二进制码。当输入序列中出现101时，输出Z＝1，否则Z＝0。试作出该序列检测器的原始状态表和原始状态图。 解题分析： (1) 逻辑功能框图; 解：电路必须记住1、10、101三种输入情况，因此把需要记忆的每一种输入情况与电路的一个状态相对应。;原始状态图的画法举例 ;完全确定状态表：状态表中的次态和输出都有确定状态和确定的输出值。如本例的状态表。 ;2.状态化简;等效类：彼此等效的状态集合。 最大等效类：不包含在其它等效类中的等效类或状态。 状态化简的根本任务就是从原始状态表中找出最大等效类集合。其关键是要找出原始状态表中所有等效状态对。这不能从等效状态的定义来寻找答案。 ;S i和S j等效的条件 ;化简方法： 1）观察法：适用于简单状态表化简。 2）隐含表法：基本思想是两两比较原始状态表中的所有状态，找出等效状态对，再利用传递性，得到等效类和最大等效类，合并最大等效类中的状态，得到最小化状态表。 ;例 隐含表法化简下列状态表;2）顺序比较，寻找等效状态对。;3）关联比较，确定等效状态对 4）确定最大等效类，作最小化状态表;状态化简实例;从关连比较结果得出以下五个等价类：（A，E），（B，F），C，D，G。以状态 A，B，C ，D，G 作为最终状态则化简后的状态表如下：;2）不完全确定状态表的化简（建立在“状态相容”的概念上） ;状态相容;相容的条件： （1）输出完全相同，或者其中的一个（或2个）输出为任意值。 （2）次态满足下列条件之一： 次态相同 次态交错 次态循环 其中的一个或二个为任意状态 次态对相容 ; 不完全确定状态表的??简过程分为作隐含表寻找相容对、作状态合并图找最大相容类和作出最小化状态表3个步骤。 ;覆盖性：所选相容类集合应包含原始状态表的全部状态。 最小性：所选相容类集合中相容类个数应最少。 闭合性：所选相容类集合中的任一相容类，在原始状态表中任意输入条件下产生的次态应该属于该集合中的某一个相容类。 最小闭覆盖：同时具备最小、闭合和覆盖三个条件的相容类（包括最大相容类）集合。 因此不完全确定状态表的化简就是寻找一个最小闭覆盖。;闭覆盖表：反映闭合和覆盖这两个性质的表。画法是：在表的左边自上而下列出所选相容类，表的中间覆盖部分自左到右列出全部状态，表的右边闭合部分列出各相容类在输入各种取值组合下的次态组合。;解：1）作隐含表，寻找相容状态对。 （A，B），（A，F），（B，C），（B，D），（B，E），（B，F） （C，D），（C，E），（C，F），（D，F），（D，E），（E，F） 2）作状态合并图，求最大相容类。 （A，B，F），（B，C，D，E，F）;3）作最小化状态表 可任选一组能覆盖原始状态所有状态的相容类来作闭覆盖表。;3.状态编码（状态分配）;最小化状态表的状态数N与状态编码长度n的关系： 用n个状态变量（即n位二进制代码）来对N个状态进行分配时，可能出现的状态分配方案数为： 其中彼此独立的分配方案数为： 如，当N=4、n=2时，有24种状态分配方案，但仅有3种独立的分配方案。 ;状态分配的基本原则 : 积累经验、灵活应用。;例 对下列状态表进行状态编码。;4.确定激励函数和输出函数;解：1）确定激励函数表达式 由给定的二进制状态表得次态方程组为：;5.画逻辑电路图;设计要求;同步时序逻辑电路设计举例;例一、有一个串行数据检测器。对它的要求是：连续输入3个或3个以上的1时输出为1，其他输入情况输出为0。例如： 输入序列?x：?1?0?1?1?0?0?1?1?1?0?1?1?1?1?0 输出序列?Z：?0?0?0?0?0?0?0?0?1?0?0?0?1?1?0 ;第二步：状态化简。 (1) 观察法 (2) 隐含表法 得到最大等效类为 (A), (B), (C,D);第三步：状态编码。 最小化状态表中有3个状态，故状态编码的长度为2，由状态分配的基本原则可分别得： (1) 相同输入