rmf第四章 组合逻辑电路.-.7.ppt

第四章 组合逻辑电路  （1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 （2）当逻辑函数的变量个数大于数据选择器的地址输  入变量个数时，多余的变量从数据输入端输入。 解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。 4.5 加法器 4.5.1 加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算。 1．半加器——只能进行本位加数、被加数的加法运算而不考 虑低位进位。 列出半加器的真值表： 2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 画出全加器的逻辑电路图： 4.5.2　多位加法器 1.串行进位加法器 第四章 组合逻辑电路  （1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 （2）当逻辑函数的变量个数大于数据选择器的地址输  入变量个数时，多余的变量从数据输入端输入。 解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。 4.5 加法器 4.5.1 加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算。 1．半加器——只能进行本位加数、被加数的加法运算而不考 虑低位进位。 列出半加器的真值表： 2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 画出全加器的逻辑电路图： 4.5.2　多位加法器 1.串行进位加法器 4.6 数值比较器 数值比较器——比较两个位数相同的二进制数的大小 4.7 组合逻辑电路中的竞争冒险 竞争冒险——由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。 2. 产生“0冒险” 3．增加输出滤波电容 在可能产生冒险的门电路输出端并接一个滤波电容（一般为4～20pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变得比较缓慢，从而起到消除冒险现象的作用。 本章小结 1．组合逻辑电路的特点； 功能特点：电路任一时刻的输出状态只决定于该时刻各输入 状态的组合，而与电路的原状态无关； 结构特点：组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 2．组合逻辑电路的分析方法和设计方法； 分析：给定电路，弄清其功能； 电路（逻辑图）→逻辑表达式→真值表→弄清功能。 设计：给定功能要求，画出满足功能要求的电路； 功能要求→真值表→表达式→电路。 表4-13 74LS85的功能表 A3 = B3 A2 = B2 A1 = B1 A0 = B0 0 0 1 输 入 扩展 端 输 出 A3，B3 A2，B2 A1，B1 A0，B0 IA＞BIA＜B IA = B 1 0 × × × × × × 1 0 0 0 1 × × × × × × 0 1 0 A3 = B3 1 0 × × × × × 1 0 0 A3 = B3 0 1 × × × × × 0 1 0 A3 = B3 A2 = B2 1 0 × × × × 1 0 0 A3 = B3 A2 = B2 0 1 × × × × 0 1 0 A3 = B3 A2 = B2 A1 = B1 1 0 × × × 1 0 0 A3 = B3 A2 = B2 A1 = B1 0 1 × × × 0 1 0 A3 = B3 A2 = B2 A1 = B1 A0 = B0 1 0 0 1 0 0 A3 = B3 A2 = B2 A1 = B1 A0 = B0 0 1 0 0 1 0 0 0 1 YA＞BYA＜BYA = B 3. 扩展端的应用 试用两片74LS85组成一个8位数值比较器 B3 A