chap2-2组合逻辑模块 《计算机结构与 及逻辑设计》课件.ppt

chap2-2组合逻辑模块 《计算机结构与 及逻辑设计》课件.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
chap2-2组合逻辑模块 《计算机结构与 及逻辑设计》课件.ppt

几种常用的组合逻辑模块 1. 编码器(Encoder);B1=I2+I3;I0;推广到一般情况:;74148逻辑图;2个控制输出端YS、YEX; 74148是一种具有高位优先功能的编码所谓高位优先(High Priority),指的是当编码器的输入中同时有两个或两个以上有效时,将只对其中编号数值最高的信号编码。;;功能扩展的方法;? ; HPRI/BIN 0/Z10 10 ≥1 1/Z11 11 2/Z12 12 3/Z13 13 4/Z14 14 5/Z15 15 6/Z16 16 7/Z17 17 (低位片)2 1 EN /V18 0;如何用一片74148加上门电路构成1位8421码的编码器使用?;2. 译码器(Decoder);逻辑表达式;输入信号是二进制码;推广到一般情况:;常用的中规模集成译码器有3线-8线、4线-10线和4线-16线等 共同的特点是输出为低电平有效;3线-8线译码器(74138)逻辑图;3个控制输入端S1、S2A、S2B;逻辑表达式:;;逻辑符号;功能扩展的方法;;1;二-十进制译码器;用译码器可以产生多输出的组合逻辑电路;利用3线-8线译码器设计一个多输出的组合逻辑电路,输出的逻辑 函数式为;在数字系统中,常常需要将运算结果用人们习惯的十进制显示出来,这就要用到显示译码器。;显示器件:;a;七 段 显 示 译 码 器;输入;无关项当1处理;以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图;将所有电路图画在一起,就得到总电路图。;IB;七段显示译码器74LS48与数码管的连接;所谓编码,是将逻辑信号转换成二进制码,这种码通常表示数, 设备代号或储存信息单元的地址;3. 数据选择器(MUX);8选1MUX(74151)的逻辑图;逻辑表达式;功能表;逻辑符号;功能扩展的方法;47;EN1;数据选择器的应用;数据选择器可作为一般的逻辑函数产生器,一个2n选一的数据选择器可以产生n或少于n个变量的逻辑函数;根据已知输出函数来构成函数产生器的过程: 将函数变换成最小项表达式,根据最小项表达式确定各数据输入 端的一元常量;试用8选1数据选择器产生逻辑函数;4. 分配器(DMUX);地址码输入;用译码器74138实现;§2.5 组合逻辑电路的设计;例 设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成,如下图所示。正常工作情况下,任何时刻必有一盏灯点亮,而且只允许有一盏灯点亮。而当出现其他五种点亮状态时,电路发生故障,这时要求发出故障信号,以提醒维护人员前去维修。;取红、黄、绿三盏灯的状态为输入变量,分别用R、Y、G表示,规定灯亮时为1,不亮时为0。 取故障信号为输出变量,用Z表示,规定正常工作状态下Z为0,发生故障时Z为1。;用译码器实现;例 设计一个码制转换电路,输入4位二进制码,输出为4位循环码。;作卡诺图;B3;得到逻辑表达式;用译码器来实现;B3;B3;例: 设计一个表示1位十进制数的四舍五入电路,该十进制数用NBCD码表示。;作卡诺图;考虑无关项时;0;;用8选1MUX来实现设计的过程;例: 某水库有A B C三个水位传感器。当传感器浸没在水中时A、 B、C为1,否则为0。当水位低于A时,大小闸门GS、GL均关 闭水库蓄水;当水位超过A,但不到B时,开小闸门GS放水;当水 位超过B,但不到C时,开大闸门GL放水(小闸门关闭);当水位 超过C时,大小闸门同时打开泄洪。设计一个闸门GS、GL的逻辑控 制电路。 ;例:人的血型由A、B、AB、O四种。输血时输血者的血型与受血 者血型必须符合下图中用箭头指示的授受关系。试设计一个逻辑 电路,判断输血者与受血者的血型是否符合上述规定。;MN;§2.7 可编程逻辑器件 (Programmable Logic Device, PLD);PROM的基本结构: 与阵列和或阵列;1;PROM的基本结构: 与阵列和或阵列;n个输入;可编程存储器(PROM):与阵列固定,或阵列可编程;通常将对或阵列中各连接点按设计要求加以连接(或擦除)的过程称为编程(Program);可编程逻辑阵列(PLA):与阵列和或阵列都可以编程;可编程阵列逻辑(PAL):或阵列固定,与阵列可编程 ;I/O; §2.8 电子设计自动化与逻辑模拟;全定制(Custom); PLD的开发过程 ;JED文件的编制过程;NOT; 逻辑仿真;1. 功能仿真;NOT;仿真之前; A B C;仿 真 之 前;2. 时序仿真;3ns;1; §2.9 门网络的竞争与险象 产生险象的原因;13ns;从波形上可以分为:;静态险象;;A

您可能关注的文档

文档评论(0)

yuzongxu123 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档