pll频率合成技术简介.pptVIP

PLL频率合成技术简介 徐雪萍 RFIF部 2010-8-16 大纲 系统基本构成 主要器件的工作原理 主要器件的重要指标 系统关键指标 小数分频基本原理 PLL基本构成 PLL是相位负反馈系统 基本单元：鉴相器（phase detector） 环路滤波器（Loop filter） 压控振荡器（Voltage control oscillator） PLL频率合成的工作原理 鉴相器 ——phase detector 输入： 参考信号经R分频器后的信号相位和VCO输出经N分频器后的信号相位之间的差 输出： 两个脉冲信号（脉冲宽度和两信号相位差成比例） 鉴相器工作原理 鉴相器关键指标 射频输入频率范围（MHz） 参考频率范围（MHz） 参考频率功率范围（差分Vpp 单端dBm） 鉴相频率范围（MHz） 检相灵敏度——电荷泵电流（mA） 1Hz Normalized Phase Noise Floor（dBc/Hz） 1Hz Normalized Phase Noise Floor 用来描述鉴相器芯片本身噪声 PN1Hz =PN–20log(N)–10log(FPDF) 一般是个给定的值，由此来推导出鉴相器对VCO输出信号相噪贡献 PN =PN1Hz+20log(N)+10log(FPDF) =PN1Hz+10log(N)+10log(Fout) N越小，鉴相频率越大，噪声恶化的越小。 环路滤波器——loop filter 有源滤波器（active filter） 优点：检相器输出电压范围可小于VCO需求范围 缺点：噪声大、成本高、尺寸大 无源滤波器（passive filter） 优点：噪声小、成本低、尺寸小 缺点：VCO调谐电压需求大于电荷泵电压 压控振荡器——VCO VCO由外部直流电压控制振荡频率的振荡器。 应用正反馈技术的放大器。 VCO关键指标 调谐灵敏度（MHz/V） 输出频率范围（MHz） 输出功率范围（dBm） 谐波抑制（dBc） 相位噪声（dBc/Hz） PLL系统性能指标 输出频率范围 鉴相频率 整数分频 步进= 小数分频 步进= 参考频率 fREF=R*fPDF 频谱纯度 相位噪声 phase noise 杂散 spur 锁定时间 lock time 系统关键指标——相位噪声phase noise 表征输出信号的短期稳定度（纯净度） 相位噪声定义：1Hz带宽某频率点内噪声的功率和有用信号功率比值的对数表达。 相位噪声对收发信系统的影响 发射机：本振信号不纯，本振噪声转移到发射频带内，对邻道信号产生干扰。对目前使用的QPSK系统最直观表现就是星座图中信号点在理想点附近晃动，EVM的恶化。 接收机：本振噪声降低中频信号的信噪比。有强干扰时易出现倒易混频 PLL系统数学模型 开环电路增益： 反馈回路增益： 闭环电路增益： 相位噪声在PLL系统中的传播 系统关键指标——杂散spur 杂散种类和产生的原因 鉴相泄漏：电荷泵不匹配和电荷泵泄漏（现在电荷泵泄漏都在nA级，影响可忽略）fout+/-N* fPDF 应对措施：升高鉴相频率，用环路滤波器抑制。 谐波：原因是VCO输出的信号到鉴相器的输入口匹配不好。 应对措施：1、外接低通滤波器抑制。 2、改善匹配。 电源引进的和参考信号引入的杂散 应对措施：1、选用噪声低的LDO抑制电源噪声。 2、环路带宽尽量窄以抑制带外参考杂散。 系统关键指标——锁定时间lock time 系统关键性能——相位余量和环路带宽 环路带宽定义： 环路带宽越大→锁定时间越短→带外杂散抑制小 环路带宽一般选在：PLL噪声=VCO噪声（理想状态） 相位余量定义： 相位余量越大→锁定时间越长 相位余量越大→系统越稳定 平衡锁定时间和稳定性，相位余量一般选在48° 小数分频 小数分频 整数分频锁相环: fvco = (N)PDF, (N+1)PDF, (N+2)PDF, ….. 步进取决于鉴相频率 小数分频锁相环: fvco = (N)PDF, (N+0.02)PDF, (N+0.04)PDF, ….. 步进取决于鉴相频率/2^N 小数分频——LMX2531 系统要求：步进160KHz 输出频率1863.68MHz 整数分频：鉴相160KHz 分频比N=11648 相