数字电子线路课程设计---数字抢答器.doc

衡 阳 师 范 学 院 物理实验报告册 实验课程 数字电子线路课程设计 系 别：物理与电子信息科学系 2011 级 电工（信）1（2）班 姓名 学号 2013年6月 8日 题目：数字抢答器 作 者: 指导老师: 陈列尊、李志强 方案设计 （分）实验(40?分)（?分）能力(36分)仪器设备（?分）实验报告（分） 图2 倒计时电路图 倒计时电路采用的方案所需要的元件清单如表2所示： 表2:倒计时电路元件清单: 元件名称 型号规格 数量(个) 芯片 555 1 74LS04 1 74LS192 2 74LS247 2 74LS11 1 电容 0.1uF 1 10uF 1 电阻 68KΩ 1 15KΩ 1 1 KΩ 1 数码管 共阴 2 发光二极管 1 二、电路结构及工作原理 1、抢答电路模块 参考电路如图3。 图3 抢答电路图 ⑴本部分电路应用到三块芯片74LS184、74LS279、74LS247，其功能分别为编码、锁存、译码。该部分结构框图如图4所示。 图4 抢答电路结构框图 ⑵该部分电路完成两个功能： ① 分辨出选手抢答的先后，同时译码显示出选手的编号，并锁定最先抢答的选手的编号。 ②禁止其他选手抢答。 ③该部分电路工作原理，以S7为例。 当开关SW—SPST闭合时，锁存器所有R端为0，锁存器清零，锁存器输出端Q为0。译码器SN74LS247的BIRBO为0，编码器不工作，数码管无显示。 当开关SW—SPST闭合后断开，抢答器处于等待工作状态。此时锁存器的R端为1，在没有选手按下开关之前，优先编码器的置数端为1，根据其真值表可知输出端（GS、A0、A1、A20）为（1、1、1、1）锁存器保持先前的工作状态不变（即清零），同时对电容C1进行充电。当有选手按下开关时，例如选手S7按下开关，则优先编码器74LS148的4脚为0，其它各输入端为1。根据其真值表可知（GS、A0、A1、A20）为（0、0、0、0），再传人锁存器的S端，此时锁存器的R端为1，根据真值表可知输出端（1Q、2Q、3Q、4Q）为（1、1、1、1），再将信号传人译码器74LS247进行编码，此时BIRBQ端为1，译码器处于工作状态，（A、B、C）为（1、1、1）译码输出（a、b、c、d、e、f、g）为（0、0、0、1、1、1、1），传人数码管，显示为“7”。同时电容放电使优先编码器74LS148的GS端为1，禁止优先编码器工作，从而达到禁止选手抢答的目的。此时锁存器的R1、S1端都为1，1Q的输出状态保持其前面的状态不变。如再次抢答，则需主持人将开关SW-SPST闭合再次清零，再断开进入下一轮工作状态。 （1为高电平，0为低电平） 2、倒计时电路模块 由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计 图5 倒计时电路图 三、系统测试 1、测试仪器 表3：测试仪器 仪器名称 型号 编号 万用表 TD9205A+ 自备 直流稳压电源 TH-SS3022 示波器 OSCILLOSCOPE MD252 20MHZ 2、测试数据 ⑴抢答电路中的74HC148、74LS573、74HC247所有引脚在不同状态下的电压数据填入下列表格中，并将表5到表12与表四的数据进行比较，将发生变化的数据加粗。 表4：主持键清0后各引脚的电压　（其中VCC＝　 V，　单位：V） 集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 74LS148 74LS573 74LS247 表5：1键按下后各引脚的电压　 （其中VCC＝　 V，　单位：V） 集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 74LS148 74LS573 74LS247 表6：2键按下后各引脚的电压　 （其中VCC＝　 V，　单位：V） 集成电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 74LS148 74LS573 74LS247 表7：3键按下后