- 1、本文档共37页,其中可免费阅读12页,需付费180金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
摘 要
数字信号指幅度的取值是离散的,幅值表示被限制在有限个数值之内。二进制码就是一种数字信号二进制码受噪声的影响小,易于有数字电路进行处理Verilog HDL编程实现,其设计过程简单,极易修改,可移植性强。CPLD还具有可编程重置特性,因而可以方便地更换波形数据,且简单异行。
关键词:CPLD,Verilog HDL,Quartus Ⅱ,数字信号发生器
ABSTRACT
Digital signal to amplitude values are discrete, amplitude that is restricted within a limited numerical. Bin
文档评论(0)