原创力文档- 1、本文档共20页，其中可免费阅读6页，需付费180金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
16位CPU设计
----基于VHDL状态机
学院：计信学院
专业：通信工程
班级：
姓名：
学号：
日期：2010年6月
本设计基于VHDL状态机理论设计
有限状态机FSM(Finite State Machine)是一种典型的时序电路，其状态需由若干个触发器的输出来表示。有限状态机电路有两种类型，分别是Moor
文档评论（0）