清华大学数字逻辑电路课件 五时序模块寄存器.docVIP

清华大学数字逻辑电路课件 五时序模块寄存器.doc

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第5章 通用时序电路模块及应用 寄存器和计数器是重要的时序电路模块类(SEQUENTIAL CIRCUIT MODELS),是构成数字系统和计算机的重要模块。 寄存器常用于数字系统中数据的暂存和传输。 计数器除用于计数外,还用于对时序系统工作步骤的跟踪和控制。它们都是构成CPU的重要基础模块。 通用时序电路模块由触发器与门电路组合构建。其构建特点是常由多个或多级相同的单元电路组合构建。 这些模块的构建逻辑可用于构造标准集成电路系列器件,也可作为VLSI设计库中的功能模块。 5.1 寄存器 (Registers) 用于数据暂存。 可采用各类触发器构建。 n位数据寄存器需用n个触发器。 寄存器必

文档评论(0)

好文精选 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档