第3章 常用组合逻辑电路及MSI组合电路模块应用-2.ppt

第3章 常用组合逻辑电路及MSI组合电路模块的应用 3.1 编码器和译码器 3.2 加法器和比较器 3.3 数据选择器和数据分配器 3.2 加法器和比较器 3.2.1 加法器 实现两个二进制数相加功能的电路称为加法器。加法器有一位加法器和多位加法器之分。 半加器的真值表如表3―10所示。表中的A和B分别表示两个相加的一位二进制数,S是本位和,Cout是本位向高位的进位。 由真值表可以直接写出如下函数表达式: 2) 全加器 将本位两个一位二进制数和来自低位的进位相加,叫做全加,具有全加功能的电路称为全加器。 全加器的真值表如表3―11所示。表中的A和B分别表示两个相加的一位二进制数,Cin是来自低一位向本位的进位;S是本位和;Cout是本位向高一位的进位。图3―20为S和Cout的卡诺图。 2.多位加法器 实现两个多位二进制数相加的电路称为多位加法器。根据电路结构的不同,常见的多位加法器分为串行进位加法器和超前进位加法器。 1) 串行进位加法器（行波进位加法器） n位串行进位加法器由n个一位加法器串联构成,图3―22所示是一个四位串行进位加法器。在串行进位加法器中,采用串行运算方式,由低位至高位,每一位的相加都必须等待下一位的进位。这种电路结构简单,但运算速度慢:一个n位串行进位加法器至少需要经过n个全加器的传输延迟时间才能得到可靠的运算结果。 2)超前进位加法器 为了提高运算速度,将各进位提前并同时送到各个全加器的进位输入端,这种加法器称为超前进位加法器。其特点是运算速度快,但电路结构较复杂。 两个n位二进制数An-1An-2…Ai…A1A0和Bn-1 Bn-2…Bi…B1B0进行相加的算式如下: 利用半加器和全加器的结果,可以写出各进位的逻辑表达式如下: C0=A0B0 Ci=AiBi+(Ai+Bi)Ci-1,i≠0 令Gi=AiBi,Pi=Ai+Bi,利用递归关系可以得到: Ci=Gi+PiCi-1=Gi+Pi（Gi-1+Pi-1Ci-2） =Gi+PiGi-1+PiPi-1Ci-2 =Gi+PiGi-1+PiPi-1Gi-2+…+PiPi-1…P2G1+PiPi-1…P2P1C0 超前进位加法器就是利用上面表达式同时计算出各位的进位,并同时加到各个全加器的进位输入端,从而大大提高加法器的运算速度。图3―23是一个四位超前进位加法器的结构图。 3.MSI74283加法器及应用 MSI74283是四位二进制超前进位加法器,其引脚图和逻辑符号如图3―24所示。 将74283进行简单级联,可以构造出多位加法器,图3―25所示为用两个74283构造的一个八位二进制加法器。 加法器的逻辑功能是实现两个数相加,根据这一特点,在某些情况下利用加法器可以使电路实现更加简单。 【例3.2】 将8421BCD码转换为余3码。 解: 8421BCD码和余3码的对应关系如表3―12所示。从表中可以看出,将四位的8421BCD码加上0011就是对应的余3码。因此,使用MSI74283加法器可以很方便地将8421BCD码转换为余3码,如图3―26所示。 3.2.2 比较器 用来比较两个二进制数大小的逻辑电路,称为比较器。 1.一位比较器 一位比较器用来比较两个一位二进制数Ai和Bi的大小。比较结果有三种:AiBi、Ai=Bi、AiBi,现分别 用Li、Gi、Mi表示,其真值表如表3―13所示。 由真值表可以得到下列逻辑表达式: 根据上面的表达式可画出如图3―27所示的逻辑图。 2.多位比较器 多位比较器用来比较两个多位二进制数 A=An-1…Ai…A0和B=Bn-1…Bi…B0的大小,比较时从高位往低位逐位进行,当高位相等时才比较低位。 例如,要