计算机组成原理第3章 节 存储器_V1.2.ppt

* 刷新（再生）过程 先给出预充信号，使T9、T10管导通，向Cd和Cd( 非)充电，字线给一脉冲使T5和T6导通，就能补充A和B点的电容电压。 * 译码片选法 译码片选法用除片内寻址外的高位地址线通过地址译码器芯片产生片选信号。 * 3.3.4 存储器与CPU的连接 合理选择存储芯片 地址线的连接 数据线的连接 读/写控制线的连接 片选线的连接 * 合理选择存储芯片 组成一个主存系统，首先要选择存储芯片，选择主要考虑到存储芯片的类型（RAM或 ROM）和数量。通常选用 ROM存放系统程序、 标准子程序和各类常数， RAM则是为用户编程而设置的。 * 地址线的连接 存储芯片的容量不同则地址线数也不同，而 CPU 的地址线数往往比存储芯片的地址线数要多。 * 数据线的连接 CPU的数据线与存储芯片的数据线数不一定相等，在相等时可直接连接；在不相等时必须对存储芯片扩位，使其数据位数与 CPU 的数据线数相等。 * 读/写控制线的连接 CPU 读/写控制线一般可直接与存储芯片的读/写控制端相连，通常是高电平为读，低电平为写。 * 片选线的连接 存储器由许多存储芯片叠加而成，哪一片被选中完全取决于该存储芯片的片选控制端是否能接收到来自 CPU的片选有效信号。 * 3.4 双口RAM和多模块存储器 3.4.1双端口RAM 3.4.2多模块存储器 * 3.4.1双端口RAM 双端口 RAM是指同一个存储器有左、右两个独立的端口，分别具有两组相互独立的地址线、数据线以及控制线，允许两个独立的控制器同时异步地访问存储单元。 * 3.4.2 多模块存储器 单体多字存储器 多体并行存储器 * 单体多字存储器 单体多字存储器的特点是存储器中只有一个存储体，每个存储单元存储 k个字，总线宽度也为k 个字。 缺点：指令和数据在主存内必须是连续存放，否则该存储器系统便丢失了访存优势。 * 多体并行存储器 多体并行存储器由多体模块组成。每一模块的容量和存取速度相同，各模块都有独立的读写控制电路、地址寄存器和数据寄存器。 * 可编程只读存储器 PROM 是可编程 ROM，只能进行一次写入操作（与 ROM 相同） ，可以在出厂后，由用户使用特殊电子设备进行写入。 PROM 的整体结构和掩模 ROM 一样，也由地址译码器、存储矩阵和输出电路组成。 * 可擦除的可编程只读存储器 需要能多次修改的ROM，这就是可擦除重写的ROM。这种擦除分为紫外线擦除（EPROM）和电擦除E2PROM，及快闪存储器（Flash Memory）。 * 可擦除的可编程只读存储器 EPROM 和前面的 PROM 在总体结构上没有大的区别，只是存储单元不同，采用叠栅注入MOS管（Stacked－gate Injuction Metal－Oxide－Semiconductor， SIMOS）作为存储单元。 * 电可擦可编程只读存储器 电可擦可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，E2PROM）是一种掉电后数据不丢失的存储芯片。 * 3.2.2半导体随机存储器 在单片机系统中，数据存储器用于存放可随时修改的数据。数据存储器扩展使用随机存储器芯片，随机存储器简称 RAM。 RAM 又分为静态 RAM 和动态 RAM 两种 * 3.2.3静态MOS储存器 静态MOS存储器结构 静态MOS管存储单元 SRAM的读写时序 SRAM芯片与系统的连接 * 静态MOS存储器结构 。。。 行地址译码器 储存矩阵 读写控制电路 CS’ R/W’ I/O 列地址译码器 * 静态MOS管存储单元 MOS管构成：静态存储单元是在静态触发器的基础上附加门控管而成，它是靠触发器的自保持功能存储数据的。 * SRAM的读写时序 地址 读周期时间 地址有效后 恢复时间 读取时间 下一周期 片选 片选有效后 数据输出 读信号OE B C 读取时间 读时序 * SRAM的读写时序 地址 写周期时间 写脉冲宽度 下一周期 片选 数据输出 写信号WR 写时序 地址建立 数据有效 时间 数据保持 * SRAM芯片与系统内的连接 全地址译码 部分地址译码 * 全地址译码 所谓全地址译码，就是连接存储器时要使用全部 20 位地址信号，所有的高位地址都要参加译码。 * 部分地址译码 部分地址译码就是只有部分高位地址参与存储器的地址译码。 * 3.2.4动态MOS存储器 动态RAM的单管存储单元 四管动态MOS存储单元 动态MOS存储器的刷新 * 单管动态存储元 T1 C CD 数据线 字选线 D * 四管动态存储元 T24 Ed Ed T9 T10 T7 T8 I/O I/O非 接Y地址译码器(位线) T