第3章 实现设计的准备.docVIP

第3章 实现设计的准备 2.1 标准单元库 一个集成电路的设计总是要基于某种工艺来实现，在选定工艺后，可以从芯片生产厂家获得相关的技术文件。基于自动综合技术的设计需要一个完整的标准单元（cell）库。标准单元是厂家自己或委托其他公司设计的，本身就是一种IP核。负责逻辑综合和版图设计的人员，应首先了解“库”的组织方法和其中的基本信息。一般情况下，“库”总是按“前端”和“后端”的方式组织，“前端”库是逻辑综合、仿真分析和时序分析等环节需要的数据，“后端”库是版图设计时需要的信息。实现一个设计至少需要以下技术文件。 前端“核单元”库 “核单元”就是各种基本逻辑单元（cell），包括逻辑门、触发器和一些较常用的组合逻辑部件，如全加器、多路选择器等。一般情况下，该库有两种文件格式，.lib格式的文件是可读的，负责逻辑综合的设计者必须首先阅读该文件，了解其中的各种基本定义，如时间的单位、电容、电阻的单位等。如果库中没有提供专门的时序文件，版图设计者也要使用.lib文件提供cell本身时序参数。.db格式的文件是由.lib编译生成的，在逻辑综合时需要这种文件。 前端“IO单元”库 “IO单元”是指在IO PAD部分的保护电路，“IO单元”分很多种，包括输入型、输出型、输入/输出型PAD，以及电源和地线PAD。版图设计者必须认真阅读有关文档，深入了解每个PAD的使用方法。负责逻辑综合的人，也需要对IO单元有足够的了解，“输入PAD”的输出决定了对“核”的驱动能力，“输出PAD”的输入则是“核”的负载。这些信息对编写综合时需要的约束文件很重要。 标准单元的硬件描述语言库 通常情况下，标准单元库中会至少给出一种硬件描述语言格式（verilog或vhdl）的“核单元”和“IO单元”库，这种库主要用于“门级”的仿真分析。 后端“核单元”库 后端的“库”都与使用的布线工具有关，常用的布线工具有两种，一是Astro，另一种是Encounter，两种工具需要的数据文件完全不同，厂家一般分别给出支持这两种工具的技术文件。用Cadence的Encounter使用LEF格式的文件，该文件其实是各种标准单元的“版图符号”，其中只有尺寸信息和与布线有关的金属层和引脚位置等信息，没有版图的其它细节。“核单元”的LEF文件是各种逻辑单元的“符号”，根据使用的金属层数的多少，可分为多个文件，应正确选择。在Cadence的Encounter环境下，为提高软件执行速度，自动布局、布线的过程都是在上述的“符号”上进行的，所得到的结果还不是真正的版图。 后端“IO单元”库 与后端“核单元”库类似，在Cadence环境下也以LEF格式提供，同样是版图的轮廓，没有细节。 GDS文件库 gds文件是真正的版图文件，包括各种“核单元”和“IO单元”的版图细节。将和gds库文件和Encounter输出的gds文件同时导入到DFII环境下，才能看到版图的细节，并生成最后的可制造的gds文件。由于这个步骤可以在厂家完成，有时厂家并不提供该文件。 2.2 逻辑综合库 本讲义使用的虚拟机环境下标准单元库在/iclib/fsa0a_c/2004Q4v1.1/SC下，.lib格式的前端综合库是很庞大的，但重要的信息都在前几行。综合库有3个文件，分别对应“典型”、“最好”和“最坏”工艺偏差，所谓“最好”和“最坏”都是从速度的角度来看的，设计时一般先用“典型”的进行综合，但验证阶段，各种库都要使用。以“典型”库为例，以下几句是关于时间单位、电容单位、电阻单位的定义，编写综合脚本时必须使用相同的单位。 以下一段是关于工作条件的定义，“工作条件”主要指电源电压和环境温度，每个库中有3种工作条件，分别定义为“TCCOM”，“WCCOM”和“BCCOM”，因此时序验证时要考虑9种情况。这个概念与使用Hspice时的“工艺角分析”类似。 以下是关于导线上的负载的估算模型，在版图中，线的长度与芯片规模有关，规模大的芯片，导线上的电容和电阻都比较大。电阻、电容的大小会影响信号的传输时间，如不考虑，可能导致时序错误。在逻辑综合阶段，版图还没有生成，只能根据规模估算，设计者可根据经验指定一种模型，也可以让EDA工具自动选择。版图生成后，可提取实际的寄生参数，进行布线后的时序验证。 文件的其它部分是关于每个具体单元的数据，包括输入引脚的电容、输出引脚驱动能力以及各种负载条件下的延迟和功耗等，这些内容暂时不必阅读，需要时再查找即可。 2.3 导入gds库 Encounter生成的文件中，在“单元”部分的版图只是一个符号，Encounter所完成的只是“符号”与“符号”的连接。要看到“符号”内部的细节，需要将生成的gds文件与标准单元的gds文件导入到同一个库中。以下介绍导入标准单元的方法。导入gds文件有多种方法，较好的方法是