数字电路与逻辑的设计第4章触发器.ppt

第4章 触发器;;4.1 触发器概述;;　　　由于每种触发器输入信号的方式不同，有单端输入和双端输入，还有多端输入，触发器的输出状态随输入信号的变化而变化的规则不相同，它们的逻辑功能也不太一样。根据逻辑功能的不同，通常将时钟控制的触发器分为：RS触发器、JK触发器、D触发器、T触发器和T′触发器。 　; 凡是在时钟信号作用下均符合表4-1特性表所规定的逻辑功能的，都称为RS触发器。 表4-1 RS触发器特性表 ;　　　这里可以把表4-1特性表所规定的逻辑关系写成逻辑函数式，得到： 　SR=0 　　（约束条件） 　　　利用约束条件还可以将上式简化如下： 　　　　　　　　　　　　　（4-1） 　 SR=0 　　 （约束条件） 　　　式（4-1）称为RS触发器的特性方程。 ;　　　此外，可以根据特性方程，画出RS触发器的状态转移图，如图4-1。 ;4.2.1 基本RS触发器; 　如图4-2（a）所示由两个或非门组成的基本RS触发器，如果只用一个或非门G1，在另一输入端保持低电平不变时，输出VO1随着输入VI1的变化而变化（根据或非门的特点，VO1和VI1反相），也就是说这样的电路具备记忆功能。 　　　如果用另一个或非门G2，在它其中一端输入VO1，另一端输入VI2，把VI2固定为低电平的时候，G2相当于一个非门，将VO1反相。这样，G2的输出VO2与G1的输入VI1同相。;　　现将VO2输入到G1的另一端，这时即使原来的输入信号VI1消失，VO1和VO2的状态也能保持下去。 　　　由于G1和G2在电路中的作用是一样的，习惯上将触发器画成一个对称形式，如图4-2（b）所示。它的图形符号如图4-2（c）所示。 　　　其中，Q和Q称为输出端，并且定义Q=1、Q=0为触发器的1态，Q=0、Q=1为触发器的0态。SD称为置位端（或置1输入端），RD称为复位端（或置0输入端）。;　　　下面讨论SD和RD在各种情况下触发器的状态。 　　　①当SD=1，RD=0时，Q=1，Q=0。在SD=1信号消失以后，即让SD=0，由于Q端信号输入G2另一端，使得Q=0保持不变，所以触发器的1态得以保持。 　　　②当SD=0，RD=1时，Q=0，Q=1。在RD=1信号消失以后，即让RD=0，由于Q端信号输入G1另一端，使得Q=0保持不变，所以触发器的0态得以保持。 ;???　　③当SD=RD=0时，电路保持原有状态不变。 　　　④当SD=RD=1时，Q=Q=0，这不是定义中的1态或0态，而且，在SD、RD两个信号消失时，即SD=RD=0时，无法判断触发器是回到1态还是0态，所以在正常工作时，触发器的输入信号应该遵守SDRD=0的约束条件，即不能出现SD=RD=1的情况。 ;　　　根据以上的分析，将上述的逻辑关系列出真值表，如表4-2所示。由表可看出Qn+1不仅与SD、RD有关，还与Qn有关系。 表4-2由或非门组成的基本RS触发器的特性表 ;　　　基本RS触发器除了用两个或非门组成外，还可以用两个与非门组成，如图4-3所示。其中，SD表示置1输入端，RD表示置0输入端。 ;　　　在图4-3（b）中，输入端的小圆圈表示用低电平作为输入信号，或者说低电平有效，它的特性表如表4-3所示。 表4-3　用两个与非门组成的基本RS触发器的特性表 ;２.动作特点： 　　　在基本RS触发器中，输入信号的全部作用时间，即SD或RD为1时，能直接改变输出端Q和Q的状态，这就是基本RS触发器的动作特点。因此，也把SD（ SD 　）叫做直接置位端，把RD（ RD ）叫做直接复位端，把基本RS触发器叫做直接置位、复位触发器。 ;３.动态特性： （１）输入信号宽度 　　假设门电路的延迟时间为tpd，基本RS触发器的电路结构图、信号输入 SD和RD波形如下图所示。触发器初始状态为Ｑ=0、Ｑ =1。 ; （ａ）　　　　　　　　（ｂ） 图4-4　基本RS触发器的电路结构和动态波形图 (a)电路结构　　　　　(b)动态波形;　　　当SD下降沿到达后，经过门G1的延迟时间tpd后，输出信号Q才做出反应，上升为高电平，然后Q信号返回到门G2，在经过门G2的延迟时间tpd后，Q回到低电平。 　　　然后Q的低电平回到门G1，即使SD的低电平消失，输出结果还是Q=1，所以这时触发器1态得以保持。 　　　;　　　可见，触发器的1态开始保持，至少要Q=0在信号返回后，而这期间SD=0信号不能消失。 　　　也就是说，SD的低电平信号宽度tw应满足： 　　　　　tw≥2tpd 　　　同理，RD低电平信号宽度也要满足这个条件。 ;(2)传输延迟时间 　　　从输入信号到达到输