第12章 射频控制电路 无线通信射频电路技术知识与设计 [电子教案].pptVIP

§12.3 射频衰减器 2. 分段双栅FET技术 下图给出了分段双栅FET电路的示意图。在射频微波频段，我们可以使用双栅GaAs FET器件来获得等相位但不同增益的通路。在这种结构中，双栅FET的栅极1和漏极端口分别用做输入端口和输出端口，栅极2用做控制终端。栅极1被偏置在要求的增益量状态，栅极2被偏置在饱和状态（开状态）。当栅极2偏置逐渐增加到夹断状态时，双栅FET的增益降低，而传输相位不变。 分节双栅FET衰减器的示意图 第12章 射频控制电路 教学 重点 本章重点介绍了由二极管、三极管组成的射频开关的原理、结构和性能改善方法；介绍了射频移相器的各种性能指标，分析了移相器的电路结构和性能参数等；介绍了射频衰减器的结构和设计方法；介绍了二极管限幅器和微带限幅器的原理结构、性能、电路组成等。 教学 重点 教学 重点 掌握：射频移相器的各种性能指标，常见移相器的移相原 理、电路结构、性能参数等。 了解：由二极管、三极管组成的射频开关的原理、结构、 性能指标和设计时应该注意的问题。 熟悉：射频衰减器和射频限幅器的原理结构和电路组成。 能力 要求 本章目录 第一节 射频开关 第二节 射频移相器 第三节 射频衰减器 第四节 射频限幅器 知识结构 射 频 控 制 电 路 射频开关 PIN二极管 GaAs FET 电路设计 射频移相器 射频衰减器 射频限幅器 概述 移相器的主要技术指标 开关线型移相器 加载线型移相器 反射型移相器 高通/低通滤波器型移相器 放大器型移相器 数字衰减器 模拟衰减器 用于限幅的各种现象 PIN二极管限幅器 微带结构限幅器 §12.1 射频开关 12.1.1 PIN二极管 微波开关利用PIN管在直流正、反偏压下呈现近似导通和关断的阻抗特性，实现了控制微波信号通道转换的作用。 a 基本PIN结横截面图 b 正偏 c 反偏 正偏条件下的电阻记为Rs，与偏置电流IF.成反比，使PIN结二极管在高频下有很好的隔离度。（b）为正偏时等效电路。当PIN结反偏或者零偏时，本征层I内的电荷被耗尽，表现出高电阻(Rp)，如图（c）所示。其中CT为PIN结二极管的总电容，包括了结电容Cj和封装寄生电容Cp。 §12.1 射频开关 12.1.2 GaAs FET 在典型的开关模式中，当栅源负偏置在数值上大于夹断电压 即（ ）时，漏源之间电阻很大，可视为一个高阻抗状态；当零偏置栅电压加载到栅极时，则产生一个低阻抗状态。FET的两个工作区域可以用图（a）形象表示。FET中与电阻性和电容性区域相关的部分如图（b）所示。 FET开关的线性工作区域 FET开关的横截面图 §12.1 射频开关 对并联结构负载两端电压应为： 此时插入损耗为： 式中， ，G和B是开关器件在高阻状态下导纳Y的实部和虚部。 隔离度定义为理想开关在导通态传给负载的功率与开关处于断开态时传递到负载实际功率之比，它是开关在断开态时开关性能的度量。对串联结构，当器件在高阻状态时处于“断开”状态。此时的隔离度也是由R和X用高阻状态下相应值代入给出的；同理，并联结构是由式用低阻状态下的G和B值给出的。 §12.1 射频开关 3. 性能改善 由串联开关的插损和隔离度的公式可以看出，开关电路的性能受器件电抗X或电纳B的影响，因此可以通过改变器件电抗来改善开关的性能。 高阻抗状态的总导纳可用接一个与电容并联的幅度相等的感性电纳来降低。这既可安装一个集总电感，也可加入一段短路（小于1/4波长）短截线来达到。图画出了这两种方法的具体电路。 高阻状态下开关器件电容采用 §12.1 射频开关 4. 单刀双掷开关 单刀双掷开关（SPDT）在任意时刻总有一个支路闭合。SPDT开关有串联和并联两种基本结构，如图所示。 SPDT的串联和并联结构 在串联结构中，当开关器件SD1在低阻状态和器件SD2在高阻状态时，输入信号到输出1，否则到输出2。图（b）所示的并联结构基本原理与串联相同，当器件SD1在高阻状态，而器件SD