一种高速频率合成器的设计.pdfVIP

维普资讯 科技论文 · 7＼7／ 扩 一 种高速频率合成器的设计 一 厂》／ 州 ， 夕7 迎 {一 一 J ’ 、 ～ ，’、} l前言 DA 泛应用于通信的各个领域。它要求具有频率转换时间快、频率覆盖范围宽、频率步进小、相 2 传统的额率合成方案 频率合成有多种可选方案，传统的一般采用直接频率合成(DAS)和锁相环频率合成 (PLL)两种基本方案。 2．1 直接额率合成器(DAS) 这种方式是频率合成器的经典方式，它由多级倍频器、混频器和滤波器及一些电子开 关所组成，其频率转换时间仅由电子开关的开关时间来确定，一般在几十个 的数量级， 并且可以得到很宽的频率范围和较小的频率步进。它的最大缺点是结梅复杂、体积庞大、 难于调整、且假信号电平不易抑制 随着技术的进步，尤其是声表面波(SAW)滤波器的出现，使这种方法的体积和调试 难度大大减小。国外在对这类合成器进行研究后，提出了一种累接式DAS。这种方法的特 点是：改变了过去DAS使用大量参考频率和带宽均不相同的滤波器及种类繁多的混频器 的方法，而用相同的模块级联得到一定的频率覆盖和频率步进，从而使工程实现变得更加 简单和可行。但其频率覆盖和频率步进受级联级数的限制，而且杂散和假信号同样难以抑 制 。 2．2 锁楮环额率合成器(PLL) PLL是一种在理论上和工程上都比较成熟的技术，它实现简单，频率覆盖范围较大， 杂散抑制也很好，但它的最大缺点是频率步进和转换时间相互制约。为使 PLL的转换时 间比较快，需要提高PLL的参考信号频率．但这会使频率步进太大，往往难以满足实际需 要}另一方面，为减小频率步进而降低PLL参考信号频率，又会增大其转换时间。 可见，用传统的方法来设计高速频率合成器，田其固有的缺点，一些重要技术指标往 维普资讯 电信技术研 究 1997年第 8期 往难以得到很好满足。 近年来，一种新型的直接数字频率舍成 (DDS)技术迅速发展起来，给高速频率合成器 的设计带来革命性的变化。 3 直接数字妊率合成器(DDS) DDS的基本原理为 (参见图1)：事先将 O。～90~的相位以极小的间隔离散化，再计算 出正弦信号对应于这些相位的幅度值，形成一个幅度 相位表，并存储在DDS器件的 ROM 中。DDS工作时，每个时钟周期在相位累加器中对相位进行累加(累加步进为输入 的频率码 △ )，得到信号在该时刻的相位值 ，然后按照一定的相位 幅度转换算法在 DDS的ROM 中查表得到信号在该时刻的幅度值，最后将信号通过数模变换就可得到所 需信号。通过改变频率码 △ ，就可改变相位累加步进，从而改变DDS的输出频率。 簪 图1 基本DDS原理框图 由于DDS主要通过简单的加法、查表等数字信号处理得到所需信号，没有模拟信号 处理所有的各种信号延迟。因此转换速度扳快，最快的DDS频率转换时间可达几个ns， 通常使用的也仅为几百 lls。DDS除转换时间快外，还具有非常小的频率步进(可达到0． 01Hz的数量级)，另外其相位噪声优于参考信号的相位噪声，只要选择相位噪声好的参考 信号，就可保证DDS输出信号的相位噪声极好。 DDS的主要缺点是输出信号频率覆盖范围较小，其理论值仅为DDS参考时钟频率 的一半，而受器件速度限翻，目前所见报道的最高速的DDS的输出频率小于 500MHz，而 且这种高速DDs的价格很昂贵 为拓宽频率合成器输出信号的频率覆盖范围，将DDS和传统的频率合成方案相组 合，可得到两种混合方式：D1)S／DAs混合频率合成器和DDs／PLL混合频率合成器。其 中DDS／DAS混合频率合成器利用DDS提供DAS的频率步进，所以其混频和滤波