SpecctraQuest在高速信号印刷板设计中的应用.docVIP

SpecctraQuest Interconnect Designer 在高速信号印刷板设计中的应用 北京闻亭有限责任公司： 鲁郁 ? 高速系统设计的若干问题 随着技术的进步，高速系统设计越来越成为工程设计人员必须面对的问题。需要注意的是：“高速”设计并不是只适用于以较高时钟速率运行的设计，随着驱动器的上升和下降时间缩短，信号完整性和EMC问题就会加大。如果所用片子的信号和时钟边沿速率为1至2ns或更快，即使运行在几兆赫的板子也要精心考虑。信号传递速度快的板子在设计时就要采用虚拟样板，先对系统功能进行透彻的仿真，然后决定电路图的布局布线。所谓虚拟样板是供设计者先行模拟仿真的系统模型。对模拟样板进行仿真，是为了分析信号的完整性和EMC性能，这意味着样板里必须有足够精确的器件模型。片子模型通常有两类：一类是功能级；另一类是电路/器件级，后者一般用的是Spice语言或类似Spice的语言。功能级模型用于对系统级整体设计的评估，而电路/器件模型则用于对设计内部各个零部件进行精确分析，找出难以鉴定的隐患。对这两类模型都要进行仿真，并检查器件互连及板子通路。 SpecctraQuest interconnect Designer的性能简介 SpecctraQuest interconnect Designer是Cadence公司为了满足高速系统和板级设计 需要而开发的工程设计环境。它将功能设计和物理实际设计有机的结合在一起。设计工程师能在直观的环境中探索并解决与系统功能息息相关的高速设计问题。在进行实际的布局和布线之前，SpecctraQuest Interconnect Designer 使设计工程师在时间 特性， 信号完整性，EMI，散热及其他相关问题上作出最优化的设计。这种统一的考虑不仅在单块板的系统中得到完美体现，更能在多块板构成的系统中，包括ASIC芯片，电路板，连接电缆，插接件等之间的连接进行分析。SpecctraQuest可以接受许多第三方厂商的网络表信息，时间特性数据（例如IBIS模型），提供了强大且易用的高速设计必须考虑的参数设置环境。在这个环境中你可以针对不同设计要求规定不同的约束条件。这些不同的约束条件可以通过参数分配表分配给电路板上不同的特定区域，或者分配给某一个信号组（group），甚至具体到某一个网络。 这些约束条件包括了范围广泛的物理和电气性能参数，如常见的PCB线宽，过孔数目，阻抗范围，还有峰值串扰，过冲特性，信号延时，阻抗匹配等。 SpecctraQuest内部包括SigNoise信号完整性分析工具。SigNoise能接受IBIS， Elecmodel和Quad模型，转换成其独特的设计模型化语言（DML）以完成复杂I/O结构的建模。这种结构内有可编程驱动强度缓冲器，动态上拉/下拉I/O缓冲器和动态钳位二极管。这种复杂的I/O结构模型是纯IBIS模型难以作到的。DML语言以Spice语言为基础，把IBIS模型嵌套在较大的宏模型中，在较大的Spice模型中有功能性IBIS模型，因此SigNoise能以快得多的速度进行仿真，而这种速度是纯Spice模型所无法达到的。 噪声（Noise）和振铃（Ringing）现象的理论分析和仿真结果 在时钟速度高达10MHZ的数字系统中，噪声（Noise）和振铃（Ringing）现象是设计中的显著问题。在本系统中，数字信号处理器TMS320C6201周边器件，以及其数据、地址总线的速率高达100MHZ，所以在PCB板布线时必须考虑噪声和振铃问题。 以C6X所带SBSRAM资源为例，SBSRAM支持瘁发访问，此时其最高时钟速率达到100MHZ，要求同步时钟的上升和下降沿低于2ns，这就带来如下问题： 1．???????? 2ns，不满足同步时钟的上升/下降沿要求。 2．???????? 对于不同长度的印制板布线，有不同的处理方法。一般来说，长度小于2英寸的走线的电气特性更像集总参数的LC电路；长度大于8英寸的走线的电气特性更像分布参量的传输线电路。长度在2英寸和8英寸之间的走线则界于两者之间。为了消除以振铃和反射产生的噪声，对于不同长度的走线有不同的处理措施。而这些措施和印制版走线的等效电路模型有关。 1)????????????????? 振铃现象理论分析 印制版的走线类似于谐振电路，由板上的铜铂提供电感，负载提供电容，同时铜铂依其长度有分布电感存在。下图即为其简化模型： 在此模型中Cload为Source驱动的负载管脚的分布电容。由此图可以看出，该电路模型为一LC谐振电路，如果其电感量为L，电容Cload为C，则其谐振频率为 振铃噪声大致正比于谐振周期和时钟沿上升/下降时间的比值。当走线很短时，电感量和分布电容量都很小，这样谐振频率很高，谐振周期很短，