(FPGA数字信号处理设计流程System Generator入门与提高）第5章图形化工程设计流程及实现.ppt

5.1 常规设计流程 5.1.1 使用硬件描述语言的FPGA开发流程 使用硬件描述语言的FPGA开发流程如图5.1.1所示，分成代码描述、综合、执行和下载四个步骤。 首先，使用硬件描述语言对系统功能进行行为级的描述，可选择的硬件描述语言通常为VHDL或Verilog，并使用相应的仿真软件进行行为级仿真，如图5.1.1所示。 图5.1.1 硬件描述语言设计FPGA流程(一) 其次，对硬件描述语言代码使用综合工具进行综合，并生成相应的FPGA网表文件。可选用的综合工具比较多，比如XILINX公司提供的XST(XILINX Synthesis Technology)和Synopsys以及Leonardo等。VHDL或Verilog或两者的混合都可用于描述系统。对综合后的结果进行功能仿真后，如果仿真结果与系统要求一致，则进行下一步骤；否则返回上一步，修改代码后再进行综合和功能仿真，直至满足设计要求，如图5.1.2所示。 图5.1.2 硬件描述语言设计FPGA流程(二) 　　最后，根据综合生成的网表文件以及FPGA的芯片资源分布进行布局布线，在布局布线后进行的时序仿真相对于之前的功能仿真多考虑了具体硬件带来的时延。硬件时延会直接影响到信号的建立时间和保持时间，当系统时钟频率较低时影响较小；当系统时钟频率较高时，可能使得系统功能无法实现，可以通过优化代码或使用较多的硬件资源来获得高处理速度，从而满足设计要求。此处以及前文提到的行为级仿真、功能仿真和时序仿真都可在相应的仿真软件中实现，如ModelSim等。布局布线完成后可生成用于下载到FPGA芯片的位流文件，最后在具体的芯片上验证其是否满足系统要求。如果不能满足要求，同样需要修改并优化代码或选用更高速的器件来实现，如图5.1.3所示。 图5.1.3 硬件描述语言设计FPGA流程(三) 　　5.1.2 使用XILINX CORE Generator的FPGA开发流程　　在FPGA的整个设计开发过程中，模块化的设计贯穿始终。利用模块的复用性可以简化设计，在不同的系统中，通常都需要用到实现相同功能的模块，比如FIFO、UART等。XILINX等众多公司给FPGA用户或开发商提供了大量参数化且经优化的IP(Intelligent property)核，可将其直接用于系统设计中，减少开发工作量，且在功能、速度和占用资源方面都有良好的性能。目前，提供的IP核已相当全面，包括基本逻辑、工业自动化、通信及网络、数字信号处理、FPGA特征设计、数学函数、存储器、标准总线接口等。毫不夸张地说，一个系统完全可以用多个IP核的组合来实现。针对XILINX公司的FPGA可使用XILINX CORE Generator生成针对根据具体器件进行优化的IP核，其开发设计流程如图5.1.4所示。 图5.1.4 使用CORE Generator设计FPGA流程(一) 图5.1.5 使用CORE Generator设计FPGA流程(二) 　　除此以外，还包括诸如CAST，Inc.、Cheetah Hi-Tech，Inc.、Synopsys、Avnet Design Services、LynuxWorks, Inc.、PLD Applications、Digital Core Design等众多第三方公司提供的IP核。　　使用IP核进行FPGA的开发相对于用硬件描述语言进行FPGA开发最大的优点在于：IP核经用户定制参数并由CORE Generator导出的代码是经过优化而且综合考虑了处理速度和资源利用的。在硬件具体实现时，单个模块在FPGA内具有固定的布局，不会受到其他模块的干扰，保证了本模块的最优性能，如图5.1.6(a)所示。由于其固定的布局，保证了其布线也能够做到相对固定，如图5.1.6(b)所示，确定并减小信号在传输过程中的时延，使得该模块内信号的建立时间和保持时间也相对固定，有效提高了系统的处理速度和可靠性。 图5.1.6 IP核布局布线特点 　　(a) 固定的布局；(b) 固定的布局布线 5.2 使用XILINX System Generator的FPGA开发流程 　　集成电路技术的发展，给工业技术带来了以下几项新的发展趋势：　　功能强大的平台化芯片成为主流，如FPGA、DSP。　　系统具有高灵活性以应对不断提高的工业标准。　　多种设计方法——区分控制流和数据流。　　在单一平台上进行系统建模和实现。　　通过半实物仿真来降低复杂系统的开发难度。 　　在这些发展趋势的推动下System Generator应运而生。System Generator模块的参数化和设计的图形化使得修改设计变得很方便；明确将控制流和数据流