(FPGA数字信号处理设计流程System Generator入门与提高）第1章FPGA硬件结构.ppt

1.1 FPGA的可编程技术 1.1.1 基于SRAM的FPGA器件　　这类产品是基于SRAM结构的可再配置型器件，上电时要将配置数据读入片内SRAM中，配置完成就可进入工作状态。掉电后SRAM中的配置数据丢失，FPGA内部逻辑关系随之消失。这种基于SRAM的FPGA可以反复重新编程，这使得系统的“在线升级”变得非常容易。 1.1.2 反熔丝FPGA　　反熔丝FPGA内部具有反熔丝阵列开关结构，其逻辑功能的定义由专用编程器根据设计实现所给出的数据文件，对其内部的反熔丝阵列开关进行烧录，烧录后形成实际的逻辑电路。这种器件的缺点是只能一次可编程；优点是具有高抗干扰性和低功耗，适合于要求高可靠性、高保密性的定型产品。 1.1.3 基于Flash的FPGA　　在这类FPGA器件中集成了SRAM和非易失性EEPROM两类存储结构。其中SRAM用于在器件正常工作时对系统进行控制，而EEPROM则用来配置SRAM。由于这类FPGA将EEPROM集成在基于SRAM工艺的现场可编程器件中，因而可以充分发挥EEPROM的非易失特性和SRAM的重配置性。掉电后，配置信息保存在片内的EEPROM中，因此不需要片外的配置芯片，有助于降低系统成本、提高设计的安全性。 1.2 FPGA的内部结构　　每一个FPGA的生产厂商都有自己的FPGA内部结构体系，但各个厂商设计的基本原理都大同小异。下面以XILINX公司的产品为例介绍FPGA的内部结构。如图1.2.1所示为XILINX公司一典型FPGA的内部基本结构，这一结构由可配置逻辑模块(CLB)、可配置I/O模块、块存储器(Block RAM)以及数字时钟管理器(DCM)和乘法器模块(Multiplier)等基本模块构成。 图1.2.1 XILINX公司FPGA基本结构 1.2.1 可配置逻辑模块(CLB)　　可配置逻辑模块(CLB)包含了FPGA的可编程逻辑。如图1.2.2所示为XILINX公司Spartan-3系列一个典型的CLB结构，它由4个Slice和附加逻辑构成，用于实现组合逻辑和时序逻辑。4个Slice通过一个内部互联线实现内部互联并与相邻的CLB连接。开关矩阵用来传递CLB中Slice的使能信号。其中右边两个Slice为逻辑型，简称Slicel。其内部包含了寄存器、进位逻辑、查找表和算术逻辑。左边两个Slice则为存储型，简称Slicem。其内部除了具有逻辑型Slice所有结构外，还增加了基于查找表的16×1位分布式存储器RAM和16位的移位寄存器。 图1.2.2 CLB结构图 　　CLB细分后的Slice模块中包含有4输入函数发生器，可以用于实现4输入查找表(LUT)、分布式存储器RAM和16位基于查找表的移位寄存器(SRL16)，Slice内部结构如图1.2.3所示。时序逻辑可配置为D触发器或锁存器。进位逻辑包括两条快速进位链，用于提高CLB模块的算术处理速度。算术逻辑包括一个异或门和一个加速乘法运算的“乘累加”逻辑门。每个CLB模块既可以配置成分布式ROM，也可以配置成分布式RAM。 图1.2.3 Slice结构图 　　查找表(Look-Up Table)简称为LUT，LUT本质上就是一个可配置的RAM。目前FPGA中大多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，EDA软件会自动计算逻辑电路的所有可能的结果，并把结果写入LUT。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出存到RAM里对应的结果。　　如图1.2.4所示，一个LUT可以随意实现任意4输入逻辑功能。 图1.2.4 LUT功能实现 图1.2.5 两个LUT组合实现5输入逻辑功能 1.2.2 可配置I/O模块　　可配置I/O模块的作用是将外来信号输入到芯片内部，或将信号输出芯片。图1.2.6为Spartan-3E可配置I/O模块的内部结构，主要分三部分：输入通道、输出通道和三态门通道。 图1.2.6 可配置I/O模块 　　这三个通道都包含分别由时钟双沿控制的触发器对，因此可以在单个IOB上实现DDR(Double-Data Rate)输入、输出及三态控制。在DDR方式设计中，需要提供两个占空比为50%的时钟，分别提供给一对触发器。DDR时钟可以将一个时钟反向后生成，也可以通过时钟管理器输出。　　在输入通道中，外部输入信号都必须经过一个可编程延时模块，该模块可保证输入信号满足建立时间(Setup Time)和保持时间(Hold Time)的要求。当使用LVCMOS和LVTTL标准输入时，Spartan-3E器件可以设置2 mA、4 m