实验2TTL门电路性能参数测试.doc

实验2 TTL门电路性能参数测试 一、实验目的 1.掌握TTL集成与非门的主要性能参数及测试方法。2.通过实验理解门电路的驱动能力。 二、实验原理：TTL芯片74LS00内集成了四个相互独立的二输入与非门。TTL集成与非门在应用中要考查的主要参数有输出高电平VOH、输出低电平VOL、扇出系数N0、电压传输特性和平均传输延迟时间tpd等。 图1-2 Iis的测试电路图 （1）TTL门电路的输出高电平VOH VOH是与非门有一个或多个输入端接地或接低电平时的输出电压值，此时与非工作管处于截止状态。空载时，VOH的典型值为3.4~3.6V，接有拉电流负载时，VOH下降。 （2）TTL门电路的输出低电平VOL VOL是与非门所有输入端都接高电平时的输出电压值，此时与非工作管处于饱和导通状态。空载时，它的典型值约为0.2V，接有灌电流负载时，VOL将上升。 （3）TTL门电路的输入短路电流Iis 它是指当被测输入端接地，其余端悬空，输出端空载时，由被测输入端输出的电流值，测试电路图如图1-2。 （4）TTL门电路的扇出系数N0 扇出系数N0指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL集成与非门有两种不同性质的负载，即灌电流负载和拉电流负载。因此，它有两种扇出系数，即低电平扇出系数N0L和高电平扇出系数N0H。取相对较小的值作为们电路的扇出系数。通常有IiHIiL，则N0HN0L，故常以N0L作为门的扇出系数。 根据集成电路手册查询得到74LS00相关参数， IiL(mA)/IiH(uA)=0.4/20，IoL(mA)/IoH(uA)=8/400。 表示门输出高电平时，向外流出电流小于400uA；门输出低电平时，流入电流不大于8 mA。可以求出低电平扇出系数N0L = ，而高电平扇出系数N0H取值= ，门的扇出系数N0= 。 N0L的测试电路如图1-3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOlm（手册中规定低电平规范值为0.4V）时的IOL就是允许灌入的最大负载电流，则N0L＝IOL÷Iis，通常N0L8。 根据集成电路手册查询得到CD4001相关参数， IiL(uA)/IiH(uA)=-1/1，IoL(mA)/IoH(mA)=0.51/0.51。 可以求出低电平扇出系数N0L = ，而高电平扇出系数N0H取值= ，门的扇出系数N0= 。 通常TTL门电路的N0L取值为 ，而CMOS门电路的N0L取值为 。 （5）TTL门电路的电压传输特性 门的输出电压Vo随输入电压Vi而变化的曲线Vo=f（Vi）称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平VOH、输出低电平VOL、关门电平Voff、开门电平VON等值。测试电路如图1-4所示，采用逐点测试法，即调节Rw，逐点测得Vi及Vo，然后绘成曲线。 图1-3 扇出系数测试电路 图1-4 电压传输特性测试电路 （6）TTL门电路的平均传输延迟时间tpd tpd是衡量门电路开关速度的参数，它意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多少时间。具体的说，是指输出波形边沿的0.5Um至输入波形对应边沿0.5Um点的时间间隔，如图1-5所示。由于传输延迟时间很短，一般为ns数量级。 图1-5（a）传输延迟特性 图1-5（b）tpd的测试电路 图1-5（a）中的tpdL为导通延迟时间，tpdH为延迟截止时间，平均传输时间为：tpd=(tpdL+tpdH)/2。 tpd的测试电路如图1-5（b）所示，由于门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量有奇数个与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延时后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延时后，A点重新回到逻辑“1”。电路的其它各点电平也随着变化。说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为：tpd=T/6。 （7）集电极开路的门（OC门） 普通门电路的输出端，在不能保证输出状态完全相同时，输出端不能并联，即“线与”，如图1-6这种接法是错误的，若G1输出高电平，G2输出低电平，则有较大的电流流过这两个门的输出级，使门电路损坏。  图1-6 OC门电路图 采用OC门可实现“线与”，如图1-7所示。但要注意，在使用OC门时必须在输出端与电源UCC间加上一个合适的上拉电阻RL，以保证OC门