运算器设计.pptVIP

第二部分 运算器设计 运算电路包括加法、减法、乘法、除法运算， 按数据宽度可以有4bit、8bit、16bit、32bit、64bit等，有整数运算也有浮点数运算。 掌握以下三种运算模块: 乘法器简介 在数字电路中，n×n位的乘法器采用交叉相乘，部分积相加的方式完成乘法运算。图2.27的上半部分给出了对称6位乘法器的算术计算过程，下半部分表示对应6位阵列乘法器中的最后全加器结构。 ASIC乘法阵列中每一个位乘积项采用如下逻辑表达式实现： A[i]B[j]=(A[i]’+B[j]’)’ 每一个输入位信号先经过反相器后，在同另一位经2输入或非门输出得到位乘积。即图2.27上半部分中的AiBj乘积项。 对于6×6的阵列乘法器，前级的位乘法器需要2×6个输入反相器和62个2输入或非门组成。 将逐位相乘得到的部分积作为求和电路中加法器的输入数据进行求和，得到最终乘积。部分积的求和电路，一般采用全加器阵列实现。由于最低位全加器没有低位数相加，所以可以去除a0-f0一行加法器；最高位（左边）的一列全加器也没有低位数相加，a1-f1也可以去掉。留下5×6个全加器组成不对称的CSA阵列（包括一个半加器）。 对于n×n位的乘法器，可以采用不同的优化方式，提高运算速度或简化电路。具体方法较多，除书中介绍的内容外，还可以参考有关的资料书籍。 三、boot编码乘法器 Booth算法(布斯算法),一个比较推荐的带符号乘法算法. 无符号数-逻辑移位 有符号数-算术移位 而booth算法里面的移位则是算术移位 Booth算法和一般按照普通乘法运算在于算部分积那一块.Booth算法的乘法器仅仅是对乘数的位重新编码以减少乘法运算周期所需要的加法运算次数.且用补码形式表示正数和负数,所以不像一般讨论的那样要讨论负数运算.所以,Booth算法实现的乘法可以直接用于两个补码数相乘. Booth编码方法 设y=y0,yly2…yn为被乘数,x为乘数,yi是a中的第i位(当前位).操作的方式取决于表达式(yi+1-yi)的值， 这个表达式的值所代表的操作为： 　　0 无操作 　　+1 加x 　　-1 减x 平行乘法器每一位就产生一个部分积，而采用改进型的Booth算法则能保证使部分积 的数目减少一半。 如 X * Y ， X，Y 都是用补码的形式表示。PPi为部分积 上面的PPi=(Yi-1+Yi - 2Yi+1) ·X 就是最小乘积项 采用改进型Booth算法的8位乘法器 1、产生 部分积 我们先把乘数Y的LSB扩充一位Y-1=0。然后按下图分成相互重叠的四组，每组考察三位 A: 100 “-2X”, 2X取反加1 B: 101 “-X” , X取反加1 C: 011 “+2X” , 左移X一位 D: 110 “-X” ， X取反加1 2、全加器阵列实现 3、Booth编码器的实现 PPi是根据Booth编码规则来得到的， Booth编码器的主要作用就是要通过三位考察位来控制产生PPi, 从上面的的Booth编码表我们可以得到Wi、Ki、及PPij的逻辑表达式。 Ki=Yi+1 Yi Yi-1 + Yi+1 Yi Yi-1 Wi= Yi Yi-1 + Yi Yi-1 PPij=Ai + Ki = Wi(Xj-1⊕ Yi+1) + Wi( Xj ⊕ Yi+1) + Ki 根据以上逻辑表达式，我们可以得到Booth编码电路和部分积 A4 B2 C0 1bit 全加器结构 和输出(垂直传递) 进位输出 (斜向传递) 最后一行因为下面没有运算节点了,进位改为水平向左传递. A4 B2 C0 Yi+1 Yi Yi-1 Wi Ki PPij Yi+1YiYi-1 (Hi) 意义 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0