EDA 技术实用教程_18603.ppt

EDA 技术实用教程 第 3 章 FPGA/CPLD 结构与应用 3.1 概 述 3.1 概 述 3.1 概 述 PAL（Programmable Array Logic)可编程阵列逻辑 可编程的“与”阵列和不可编程的“或”阵列。 GAL(GenericArray Logic)通用阵列逻辑 可编程的“与”阵列和固定的“或”阵列。输出有输出宏逻辑单元。 CPLD(ComplexProgrammable Logic Devices)复杂可编程逻辑器件 结构以逻辑宏单元为基础，宏单元内部有AND—OR乘积项阵列 FPGA （Field Programmable Gate Array）现场可编程门阵列 由查找表组成掩膜编程门阵列通用结构：由逻辑功能块排成阵列组成，并由可编程的互连资源连接这些逻辑功能来实现不同设计。 超大规模、高速、低功耗的新型FPGA/CPLD 集成了中央处理器、数字处理器内核，可以进行软硬件协同设计 3.1 概 述 PROM（Programmable ROM）可编程只读存储器，单次写入，不能修改。 EPROM (Erasable Programmable ROM) 可擦除可编程只读存储器，早期的CPLD，红外线擦除。 E2PROM (Electronic Erasable Programmable ROM) 电擦除可编程只读存储器，普遍应用的CPLD产品。 基于SRAM的FPGA，如Altera，Xilinx等 反融丝结构FPGA，如Actel，Quicklogic等 Flash结构FPGA，如Actel，Lattice等。 3.1 概 述 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.2 简单可编程逻辑器件原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 3.4 FPGA的结构与工作原理 3.4.2 Cyclone/CycloneII系列器件的结构与原理 3.4.2 Cyclone/CycloneII系列器件的结构与原理 3.4.2 Cyclone/CycloneII系列器件的结构与原理 3.4 FPGA的结构与工作原理 3.4 FPGA的结构与工作原理 3.4 FPGA的结构与工作原理 CPLD和FPGA对比 3.5 硬件测试技术 测试技术——验证逻辑设计的正确性； 测试PCB板级引脚连接。 内部逻辑测试——验证逻辑设计的正确性； 在设计时加入用于测试的部分逻辑，在设计完成后用来测试关键逻辑——可测性设计DFT(Design For Test) 测试扫描寄存器；嵌入式逻辑分析仪（SignalTapII） JTAG边界扫瞄测试——测试PCB板级引脚连接。 JTAG(Joint Test Action Group)：联合测试行动组 BST(Board Scan Test)：边界扫描测试 IEEE 1149.1-1990 边界扫描测试技术规范 3.5 硬件测试技术 3.5 硬件测试技术 3.5 硬件测试技术 3.5 硬件测试技术 3.6 FPGA/CPLD产品概述 3.6 FPGA/CPLD产品概述 3.6 FPGA/CPLD产品概述 FPGA的发展现状 两大FPGA厂商的代表产品 3.6 FPGA/CPLD产品概述 3.7 编程与配置 编程（Program）：对CPLD、OTP FPGA、FPGA专用配置ROM的下载称为编程。 配置(Configure) ：对FPGA中的SRAM直接下载的方式称为配置。 3.7 编程与配置 3.7 编程与配置 3.7 编程与配置 3.7 编程与配置 3.7 编程与配置 3