adv202 设计.docVIP

Project: the Compression and Decompression of Video Data 2009-09-14 10:52:41| 分类： 学术论文 | 标签：|字号大中小 订阅 课题要求：此课题研发的是某航空遥感系统中视频数据压缩与解压的任务，以满足在有限的无限信道中传输海量的视频数据。设计指标要求视频数据传输带宽为1.92Mbps，即可以同时以1.92Mbps传输一路视频信号或者分别以0.48Mbps带宽传输四路视频信号；另外附加1.92Mbps的任务数据信道，即总共拥有的信道是3.84Mbps，任务数据通过FPGA复接到视频数据中通过数传通道一起传回地面的控制器。 系统实现：机载摄像机提供的模拟视频经解码芯片SAA7115转换为数字视频，数字视频信号数据量非常大，按照CCIR656图像标准，并以4：2：2（Y：Cb：Cr，即每个像素用两个bytes表示）编码类型为例，可得视频数据比特流为：720×576×2byte×8bit×25帧/S＝165.89 Mbps，显然此数据流无论是对存储还是对传输都是不实际的，因此必须对原始解码的数字视频进行压缩，以满足带宽有限的无线信道的传输，比如此系统中，就要求在0.48Mbps的无线信道中进行传输。 此系统中采用的视频压缩标准是JPEG2000压缩标准，其采用的是把运动的视频序列作为连续的静止图像来处理的方式，并且是独立压缩每一帧（即没有采用帧间相关性来压缩，而其他压缩标准都利用了帧间相关性的差异来提高编码效率），所以传输错误不会影响到其它帧，以使端到端的等待时间低，即使得实时性高。另外，JPEG2000采用的是离散小波变换（DWT），不同其他压缩标准（H.261,H.263,H.263+,H.263++,H.264，MPEG系列等）的DCT（离散余弦变换），也就是具有对信号进行多分辨率分析和反映信号局部特征的特点。通过多级小波分解，小波系数既能表示图像中的高频信息，也能表示图像中的低频信息。下一级分解得到的系数所表示图像在水平和垂直方向的分辨率只有上一级小波系数所表示的图像的一半。所以，通过对系数图像的不同级数进行解码，就可以得到具有不同空间分辨率的图像。 图一：DWT提供的不同级别的空间分辨率，可以通过设置ADV202的固件参数设定   此系统中采用的实现JPEG2000编解码的芯片是ADV202。但根据上面所述的数字视频的海量数据流的问题，肯定不能直接将SAA7115得到的ITU656标准数字视频接入ADV 202进行压缩，即应该在数字视频进入ADV202前对720*576的标准图像进行压缩处理，即进行像素抽取。因此设计压缩复接卡如下： 即通过FPGA对像素进行处理，以使处理后的数据量大大下降。因此，此系统中的第一个关键技术就是像素抽取的问题，也是此次大研所在的重点。最原始的想法是对720*576的标准图像惊醒隔行跳半像素跳帧处理，即使得数据量是原来的1/8,可得压缩率变为165.89Mbps/8/0.48Mbps=43.2,相对来说是一个可以接受的压缩率。关于此FPGA的像素抽取问题，我已经在先前的阶段性报告中做了个人分析，并选取了适合此系统的压缩方案，即并非是720*576 360*288的抽取方案，而是选择了延迟性更小的720*576 180*576的方案（具体的个人分析见阶段性报告《关于如何抽取像素的问题分析》）。 要了解此系统的运作过程，关键在于ADV202的应用。 图二：ADV202的内部结构图  熵编解码器EC（entropy codec）用来对小波系数的编码块进行建模和编码，而小波系数则根据图一的不同分辨率的要求来自小波变换引擎（wavelet engine）,并将上述分辨率的所有情况下的小波系数写入到内部存储器中。存储器系统（memory system）即用来管理小波系数，并暂时存放编码块（ code block）的特征数据（比如编码块的大小：32*32或者64*32等）以及给JPEG2000码流提供临时的存储空间，还可用作嵌入式RISC处理器的程序和数据存储器。嵌入式RISC处理器是一个嵌入在ADV202中的32位处理器，用来配置、控制和管理其他的专用硬件模块，同时分解和产生JPEG2000视频流。内部DMA引擎可提供存储器之间的高带宽传输，如上结构图所显示，internal DMA engine 和internal bus 同处在各硬件模块的互联处，因此可提供各模块和存储器之间的高性能传输（Direct Memory Access）。另外，通过主机接口配置的FIFO模块可以用来给像素数据、编码流、特征数据或者其他