高性能处理器存取关键技术设计与优化-design and optimization of access key technologies for high performance processors.docxVIP

高性能处理器存取关键技术的设计与优化摘 要随着半导体工艺和计算机体系结构的不断发展，高性能处理器的 运行速度和存储器运行速度之间的差异变得愈加明显，成为制约处理 器性能提升的因素之一。从指令执行的角度分析，解决存储墙问题就 是提高存储指令的执行效率。论文以存取队列为研究突破口，对高性 能处理器中的存取关键技术进行了研究和设计。本论文对高性能处理器中的队列设计和主要的优化方法进行研 究，在载入指令重新执行和“存储脆弱窗”算法的基础上，提出新的 队列设计方案，称为 ESVW。新的设计充分利用载入和存储数据的局 部性，进一步降低存储系统被访问的频率。基于相同的设计思路，论 文将存取队列和分布式设计的思想引入阵列处理器设计，提出基于存 取队列和分布式缓存的处理器架构，充分利用 DSP 阵列处理器中载入 和存储数据的局部性，缓解非规则数据存取操作灵活性差的问题，使 存储带宽不再成为性能提升的瓶颈。论文完成 ESVW 的 RTL 设计和逻辑综合，并对性能、面积等参数 进行分析。借助 SimpleScalar 仿真器和 SPEC 测试程序，证实 ESVW 可进一步降低指令访问存储系统的频率，相比于 SVW 使系统获得约 2%的性能提升。论文完成 DSP 阵列处理器中主要模块的 RTL 设计、 验证和逻辑综合。使用二维离散余弦变换，快速傅里叶变换和 FIR 滤 波等常见算法对存取队列的性能进行评估