《数字集成电路基础》18 Bicmos教程文件.pptVIP

BiCMOS 一、BJT的特点： 优点 垂直结构 与输运时间相关的尺寸由工艺参数决定，与光刻尺寸关系不大 易于获得高fT 高速应用 整个发射结上有电流流过 可获得单位面积的大输出电流 易于获得大电流 大功率应用 开态电压VBE与尺寸、工艺无关 片间涨落小，可获得小的电压摆幅 易于小信号应用 模拟电路 输入电容由扩散电容决定 随工作电流的减小而减小 可同时在大或小的电流下工作而无需调整输入电容 输入电压直接控制提供输出电流的载流子密度 高跨导 缺点： 存在直流输入电流，基极电流 功耗大 饱和区中存储电荷上升 开关速度慢 开态电压无法成为设计参数 设计BJT的关键： 获得尽可能大的IC和尽可能小的IB 二、先进的双极工艺 　 双极型的一个重要特点是纵向尺寸无法跟横向尺寸成正比缩减，这使得双极工艺始终落后于MOS一到二代。 BJT最重要的是β和截止频率 截止频率↑：Wb↓,寄生结电容↓ β↑：发射区掺杂浓度/基区掺杂浓度↑注入效率↑ 　 但是，基区掺杂浓度太低容易发生基区穿通，所以一般提高发射区掺杂浓度，但发射区浓度太高，杂质高度简并，会使Eg ↓，少子复合↑ ，注入效率↓， β ↓ 　 (2)多晶硅发射极 在发射区上淀积多晶硅，给多晶硅掺杂，退火，使杂质扩散到单晶硅上形成发射区。β可增加3~7倍。 数字电路中β不需要很大，但可以换取提高基区掺杂浓度，进而可减小基区宽度，fT↑，而基区穿通电压不下降，缓解了β和fT的矛盾。 (3)异质结BJT 发射区电流注入效率: 所以要想办法使发射区材料的Eg 基区材料的Eg 。采用外延基区技术，如外延SiGe合金作为基区，这就是异质结BJT(HBT)。 用途：高频电路，如射频和微波器件 (4)自对准BJT技术 发射区与基区自对准，用一层绝缘侧墙将它们分开，不存在套刻的问题。 有双层多晶硅自对准和单层多晶硅自对准。双层更好。 工艺： 隔离完成后，刻掉有源区上的SiO2，淀积多晶硅，掺P型杂质，再长一层SiO2 ，刻发射区，刻去发射区上的SiO2和多晶硅。高温氧化使发射区窗口和多晶硅侧壁长一层SiO2 （多晶硅氧化较快，上面的氧化层较厚），干法刻蚀形成侧墙（侧墙的厚度和质量非常重要）。发射区注入并退火，淀积N型多晶硅作发射极。 深沟隔离结合局部氧化(LOCOS)，双层多晶硅自对准技术联合应用的器件结构 １．二类晶体管的差别 ①　BJT的输出电流Ic为常数时的电压Vce≈0.3V,很 小，而MOS管Ids接近常数时，电压Ｖgs- VT比Ｖce大得多； 三、 Bipolar与MOS的比较 图一　输出特性 图二　转移特性 ② BJT的输出电流随输入电压上升的变化快的多 　　 对于BJT， 对于MOS , ③BJT存在基极电流． ２．二类IC的差别 ①双极型IC 　优势为： 　　Ａ：在高速时对电容负载有较强的驱动能力； 　　Ｂ：在恶劣的工作环境下比MOS具有更高的可靠性； 　　Ｃ：模拟精度高． 　缺点为： 　　　Ａ：电荷存储效应使延迟增加； 　　　Ｂ：要求有输入（基极）电流，使形式复杂，如要用电阻． 　　　Ｃ：功耗大，限制了集成度． ②　MOSIC 优势为： 　　　Ａ：功耗低； 　　　Ｂ：结构简单，集成度可显著增加。 　　缺点为： 　　　Ａ：栅氧化层很薄，脉冲电压很容易损坏； 　　　Ｂ：电流驱动能力低，在驱动较大的电容负载，如时钟线，控制信号线等时，延迟较大。 TTL具有中等的速度，门延迟小于1ns，可靠性高，由于功耗问题，一直被限制在LSI的水平． STTL中等速度，集成度高，功耗较低，可以达VLSI. ECL速度最快，门延迟小于100ps,功耗大，只能集成几千门．目前最快，用于高速中央主机． nMOS速度较快，门延迟小于１ns, 尺寸小，适合VLSI，功耗比CMOS大，应用受到限制． CMOS速度较高，静态功耗为零，是VLSI的主流，随着尺寸的越来越小，速度越来越快，集成度受动态功耗的限制． 　 3. 各类电路的特点 各类电路优值比较： 四、BiCMOS 双极型电路具有带负载能力强，工作速度快(尤其是ECL电路速度最高)的长处，而 CMOS门电路具有功耗低、抗干扰好(包括温度特性稳定性高)，集成密度大，价格便宜等优势。但电流驱动能力低。 BiCMOS工艺是将双极与CMOS器件制作在同一芯片上，这样就结合了双极器件的高跨导、强驱动和CMOS器件高集成度、低功耗的优点，使它们互相取长补短、发挥各自优点，从而实现高速、高集成度、高性能的超大规模集成电路。 BiCMOS的输入门电