5 - 12 同步时序逻辑电路.pptVIP

时序逻辑电路 时序逻辑电路 输出状态不仅和当时的输入状态有关，而且与过去的输入状态有关 特点：包含触发器 分析 对已有的时序逻辑电路研究其逻辑功能和工作特性 设计 对已确定的功能要求，作出实现其功能的时序逻辑电路 常用时序逻辑功能器件 计数器、寄存器 时序逻辑电路的分类 分类方法：是否使用同一个时钟脉冲 同步时序网络 异步时序网络 同步时序网络 有统一的时钟脉冲，各触发器同时变化 工作速度快，可靠性高 异步时序网络 无统一的时钟脉冲，各触发器不同时变化 工作速度和可靠性稍差 时序逻辑电路的分类 分类方法：输入是否直接影响输出 米里型 摩尔型 米里型Mealy 输入直接影响输出Z=Z(y,x) 摩尔型Moore 输入直接影响输出Z=Z(y) 不同类型的电路，其工作特性及分析、设计方法均有所不同。 5.2同步时序逻辑电路分析 1. 分析步骤 (1)写组合函数 网络的输出方程和激励方程 (2)写状态方程 把激励方程代入到所用触发器的特征方程，得到网络的次态和现态及网络输入的函数表达式 (3)计算状态表 由状态方程计算各状态在不同输入作用下的次态 (4)作状态图 将状态表所反映的状态转换关系用图形直观形象的表示出来 (5)特性讨论 对网络功能特点作出某些必要的说明，还可以作出时序图 分析举例 例5.2-1分析右图的 功能特性，并作出网络 初态为y1y0=11,输入 时序为X的 时序图 计数器 能对脉冲个数进行计数的电路 按计数的模分类 r位二进制计数器：以2r为模 N机制计数器：以N为模 计数规则加1，减1 时钟：同步、异步 计数器可以没有外部输入，只对CP脉冲进行计数，也可以直接以电路状态作为输入。 例5.2.2分析电路 P133 图5.2-4 例5.2.2分析电路 ③状态表 P134 ④状态图 例5.2.2分析电路 ⑤特性讨论 状态转换以6为模，按加1规则变化 为同步六进制加法计数器 有效状态 正常工作时经历的状态 如000,001,,...,101 无效状态 正常工作不经历的状态 如110,111 自启动 能由无效状态返回有效状态 不能自启动的电路工作不可靠 ⑥时序图P135 正沿触发器，其状态在CP上升沿时变化。 分析举例 例5.2-4分析右图的 功能特性，并作出网络 初态为y1y0=00,输入 时序为X的 时序图 例5.2.4分析电路 ③状态转换表 P138 ④状态转换图 例5.2.4分析电路 ⑤特性讨论 3个有效状态，1个无效状态，能自启动 若初态为y1y0=00，则仅当输入x出现“001”序列时，输出才为1，可作为“001”序列监测器 ⑥时序图 分析举例 例5.2-5分析右图的 功能特性 例5.2.5分析电路 ③状态转换表 P140 ④状态转换图 例5.2.5分析电路 ⑤特性讨论 3个有效状态，1个无效状态01，能自启动 仅当连续输入3个1时，输出才为1 可作为“111”序列监测器 5.2.3 寄存器 寄存器(register)是一种能够暂存二进制信息的器件。寄存器主要由触发器构成，一个触发器可以存放一位二进制信息，n个触发器可以构成能存放n位二进制信息的n位寄存器。 （1）基本寄存器 电路构成 (右图) 功能分析 激励 Di=Pi 其中Pi称为数据输入端 状态 y’i=Di=Pi, CP上升沿 工作情况 a)输入数据，即在CP脉冲作用下各Pi端数据送入相应触发器； b)保存数据，即在无CP脉冲作用时各触发器的状态不变。 基本寄存器的数据是并行输入、并行输出的。 （2）移位寄存器 电路P141 功能分析 yi’=Di=yi-1 (i=3,2,1) y0’=D0=SL 其中SL为外部数据输入端(串行输入) 工作情况 移位输入：在CP脉冲作用下，内部数据逐位移动，外部数据按位输入 数据保持：无CP脉冲时，各触发器状态不变 通常称 由低向高位的移动为左移，由高向低位的移动为右移 串行输入/输出 各位数据由同一信号线分时传送，传送n位需要n个节拍 作用 串-并转换，算术移位等 (3)环形计数器 电路 P141 首位相连，无外部输入 功能分析 yi’=Di=yi-1 (i=3,2,1) y0’=D0=y3 工作情况 状态转换图P142 图5.2-18 (4)扭环计数器 （自学内容） 若将移位寄存器的最高位触发器的输出反相后（实际是从Q输出）接到最低位触发器的输入端，即构成扭环计数器 计算机科学与技术学院 第五章 同步时序逻辑电路 数字系统逻辑设计 Digital System