综合课程设计报告-基于FPGA嵌入式51核数字钟设计.docVIP

基于FPGA的嵌入式51核的数字钟设计 摘要 此次设计的数字钟具有年、月、日、时、分、秒计数显示功能，以24小时循环计时显示；具有清零，调节小时、分钟功能；具有整点提示、定时报警功能，使用蜂鸣器报警；由键盘输入进行数字钟设计的校时、清零、启停功能。 数字钟在日常生活中经常用到，可利用现在所学知识自行设计一个数字钟。我们在本次实验中采用了基于FPGA的嵌入51软核的设计方法。基于EDA技术，在Quartus II工具软件环境下，采用自顶向下的设计方法，在FPGA中嵌入51软核。在FPGA中嵌入51软核后，FPGA就有了51单片机所有的功能，就相当于在51单片机上进行数字钟的设计。系统主芯片采用EP2C5T144C8，由时钟模块、控制模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证。 关键字：FPGA；51软核；整点提示；定时报警；对时 目录 第一章 题目分析 3 1.1、功能要求及指标 3 1.2、设计思路 3 第二章 方案比较与选择 4 2.1方案一 4 2.2方案二 4 2.3方案三 5 第三章 系统各模块设计 6 3.1、8051 IP软核的嵌入 6 3.1.1 基本结构和功能 6 3.1.2 8051软核系统构建和软件测试 7 3.2 系统软件设计 8 第四章 系统测试 9 第五章 结论 10 参考文献 10 第一章 题目分析 1.1、功能要求及指标 本设计是基于FPGA嵌入式51软核的设计性实验。在FPGA中嵌入51软核后，FPGA就有了51单片机所有的功能，就相当于在51单片机上进行数字钟的设计。 此次设计的数字钟具有年、月、日、时、分、秒计数显示功能，以24小时循环计时显示；具有清零，调节小时、分钟功能；具有整点提示、定时报警功能，使用蜂鸣器报警。 1.2、设计思路 本设计首先要解决的就是嵌入51软核的问题。现在网络上有很多现成的51软核的VQM程序，可以直接拿来使用。把CPU、锁相环、数据RAM、程序ROM，都放在同一片FPGA内，从而构成SOC系统，这将使系统的设计效率和系统性能获得极大的提高，这也是现代电子设计技术的发展方向。 其次就是单片机程序编写的问题。在了解数字钟所要实现的功能之后就可以用C来编写程序，只要有一定的单片机编程基础就可以很快写出。 图1是总体设计思路框图。 图1 总体设计思路框图 第二章 方案比较与选择 2.1方案一 利用EDA 技术自顶向下的设计方法，完全由VHDL/Verilog HDL硬件描述语言，在Quartus II 开发平台下进行编译、仿真、下载，实现基本计时显示和设置、调整时间、闹钟和秒表功能。系统主要由计数器组成，再加上控制及显示电路实现数字钟的设计。系统框图如图2所示。 图2 基于FPGA控制的系统框图 采用硬件描述语言和PLD器件相结合进行数字集成电路的设计简单方便，EDA技术的发展在一定程度上实现了硬件设计的软件化。但是此方法很难实现整点提示这一功能，不能完全实现题目的要求，在定时和对时时也很麻烦，显示界面太单一，不够直观。 2.2方案二 采用AT89C51为控制核心，使用单片机的T0定时器来实现秒的计数，T1产生1KHZ的报警频率。结合相关的元器件（LCD1602液晶显示器、4*4键盘等），再通过编写单片机程序语言，达到制作数字钟的目的。使用此方法价格便宜，但与使用FPGA相比，前者系统集成度低，外围电路复杂，功耗高。系统框图如图3所示。 图3 基于单片机控制的系统框图 2.3方案三 在FPGA中嵌入51软核，软核在接上ROM、RAM和PLL等外围电路之后就成为一个完整的8051单片机。此单片机CPU核与传统MCS-51单片机完全兼容，但速度约为传统单片机的20倍，优化良好的条件下，主频最高可达250MHz；同样用C或汇编语言完成软件设计，而且系统集成度高，稳定。使用LCD1602作显示器，可以使显示界面更加的直观，多样化。系统框图如图4所示。 图4 基于51 IP软核控制的系统框图 综合以上分析、比较，此处选择方案三进行设计。 第三章 系统各模块设计 3.1、8051 IP软核的嵌入 3.1.1 基本结构和功能 图5 8051结构模块框图 图6 8051原理图元件 8051的指令系统与8051/2、8031/2等完全兼容，硬件部分也基本相同，例如可接64KB外部存储器，可接256字节内部数据RAM，含两个16位定时/计数器，全双工串口，含节省功耗工作模式，中断响应结构等等。结构模块框图和原理图元件分别如图5和6所示。 与普通8051不同之处主要有： 1、8051是以网表文件的方式存在的，只有通过编译综合，并载入FPGA中才以硬件的方式工作，而普通8051总是以硬件方式