一种可编程实时时钟芯片的分析与设计-analysis and design of a programmable real-time clock chip.docxVIP

1绪论1.1 实时时钟概况及发展实时时钟是对晶振产生的稳定频率进行分频后累加得到年月日秒分时星期等基 本信息，并通过接口送入处理器进行处理[1]。为了精确计时，消费类电子产品和工业 控制产品中需要使用实时时钟，虽然利用中央处理器的定时器作为计时基准信号，通 过中央处理器时钟中断并结合软件编程方法也可以构造一个软时钟[2]，但这样的时钟 受到中央处理器起振电容和外接晶振的影响，精度很难突破，因此累积误差比较大[3]。 同时为了保证系统在主电源掉电情况下不停止工作，需要额外配置一个备用电源来供 电，这将导致系统整体功耗的增大。由此可知，系统应当配备一个单独的实时时钟芯 片。消费类电子产品和工业控制产品的应用越来越广，时钟芯片的需求也在增加，这 就要求时钟芯片往精度高、体积小、功耗低、性能稳定、功能齐全、使用灵活等方向 发展。国内外已有很多这方面的研究[4-7]，国内以亚芯微电子、深圳海德科技、武汉昊 昱为代表，国外以美国百利通、日本爱普生、日本理光的产品最为突出。实时时钟的种类可以按照功能和接口方式的不同来划分，如表 1-1 所示。按功能 划分：单一功能实时时钟功能简单，只负责提供秒、分、时、星期、日、月、年基本 的时钟/日历等信息，而多功能实时时钟除了提供时钟/日历信息外，通常还具有定时 报警、涓流充电控制等功能，而且不同的生产厂家的产品集成了不同的功能，如增加 了 SRAM 的时钟，单一功能时钟典型产品有 EPSON 的 RTC4543、XICOR 的 X1205 等，多功能时钟典型产品有 XICOR 的 X1228，该产品集成了看门狗功能[8]。根据接口方式的不同可以分为并行接口时钟和串行接口时钟。并行接口时钟芯 片，典型产品有 MC146818、MSM5832、DS12887、DS12C885 等，这类时钟通常数 据传输速率快，但是会占用较多的引脚，连线资源多，不利于产品体积的缩小；串行 接口时钟芯片，典型产品有 MC68HC68T1、PT7C4909、DS1302 等，其优点是只需占 用 2-3 个引脚，可大大减小产品的体积，控制器可以很方便地对其进行读写操作[9]。串行时钟芯片虽然没有并行时钟芯片那样大的数据处理能力，但是数据传输速率也能达到几 Mbps 到上百 Mbps，可以满足绝大多数场合的需求。表 1-1 实时时钟的分类实时时钟类型优点缺点单一功能时钟设计简单只负责提供秒分时星期日月年信息多功能时钟 串行接口时钟除了计时，还具有定时 报警、充电等功能 占用较少的连线资源和 引脚设计比较复杂，灵活性较差 数据传输速率只能达到几 Mbps并行接口时钟数据传输率快占用较多资源，不利于缩小产品体积作为一种高度集成的专用集成电路产品，实时时钟芯片适合一切需要微功耗计时的场合，如手机、电视机、医疗器械、工业控制、可编程逻辑控制器、手持式设备、 办公自动化、汽车电子、测量测绘、零售点设备、全球定位系统等[10]。就市场表现来 说，消费类电子实时时钟应用最广泛。经过最近几年的发展，实时时钟产品的功能呈 现了多元化的发展趋势，例如：数据存储、事件时间记录、看门狗监视、掉电检测、 涓流充电、日历闹钟等，其中最具有代表性的是可以实现可编程特性的实时时钟解决 方案，因其根据输入的不同编程配置信息满足不同的应用需求，这类实时时钟产品正 越来越受到客户的欢迎。1.2 选题目的及意义从以上的叙述中可以看出，传统的时钟通常只具备计时功能，人工干预较少，灵 活性较差。基于以上考虑，本课题设计了具有可编程特性的串行时钟芯片，可以根据 不同的编程配置信息输入满足不同的应用需求。该芯片功能多元化，可以精确计时直 至 9999 年 12 月 31 日；提供 31 个字节的静态 RAM，该 RAM 由电池供电，可以用来 在掉电情况下暂存重要数据；基于 I2C 串行总线协议，只使用两个串行接口；提供可 编程的方波信号输出；使用双电源工作，并且对备用电池的可编程充电，实现主备电源的自动切换，保持分频电路和时钟电路的连续工作；具备随时校准实时时间的功能；扬声器通过不同的编程配置信息选择不同的驱动频率；根据编程配置信息可以选择不 同的报警方式及报警信号的产生；内置地址寄存器在每次读出或者写入一个字节的数 据后实现地址的自动加 1 等功能。整个集成方案仅用 10 个引脚，可采用超小型的 QSOP 封装方式，有利于减少印刷电路版的面积，为系统开发降低了一定的成本。该芯片可 以广泛应用于一切需要精确计时的电子产品中。实时时钟除了可以作为独立的芯片单独使用外，还可将需要的模块加入到片上系 统中。在过去的芯片设计中，都是采用全定制的设计方法，只能将实时时钟作为独立 的芯片使用，且该方法设计周期长，不利于可重用设计[11]。本课题将实时时钟按功能 模块划分，采用自顶向下与自底