串口接收模块verilog设计.docxVIP

武汉理工大学《能力强化训练》课程设计说明书 目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc391592024 串口接收模块的verilog设计  PAGEREF _Toc391592024 \h 1  HYPERLINK \l _Toc391592025 1现场可编程门阵列FPGA  PAGEREF _Toc391592025 \h 2  HYPERLINK \l _Toc391592026 2 Verilog HDL简介  PAGEREF _Toc391592026 \h 3  HYPERLINK \l _Toc391592027 3串行通信系统  PAGEREF _Toc391592027 \h 3  HYPERLINK \l _Toc391592028 3.1串行通信概念  PAGEREF _Toc391592028 \h 4  HYPERLINK \l _Toc391592029 3.3 RS-232总线  PAGEREF _Toc391592029 \h 5  HYPERLINK \l _Toc391592030 3.3.1 RS-232接口特性  PAGEREF _Toc391592030 \h 5  HYPERLINK \l _Toc391592031 3.3串行通信接口组成  PAGEREF _Toc391592031 \h 6  HYPERLINK \l _Toc391592032 3.4 通信协议  PAGEREF _Toc391592032 \h 7  HYPERLINK \l _Toc391592033 3.5系统整体结构  PAGEREF _Toc391592033 \h 8  HYPERLINK \l _Toc391592034 4 UART简介  PAGEREF _Toc391592034 \h 9  HYPERLINK \l _Toc391592035 4.1 接收模块功能设计描述  PAGEREF _Toc391592035 \h 11  HYPERLINK \l _Toc391592036 4.2波特率模块  PAGEREF _Toc391592036 \h 16  HYPERLINK \l _Toc391592037 4.3验证  PAGEREF _Toc391592037 \h 17  HYPERLINK \l _Toc391592038 5总结体会  PAGEREF _Toc391592038 \h 18  HYPERLINK \l _Toc391592039 参考文献  PAGEREF _Toc391592039 \h 19  PAGE \* MERGEFORMAT19 串口接收模块的verilog设计 摘要：UART(即Universal Asynchronous Receiver Transmitter)是数据通信及控制中广泛使用的一种全双工串行数据传输协议。本设计基于 FPGA器件实现对UART的波特率产生器、UART发送器和接收器及其整合电路的模块化设计，采用Verilog HDL语言对三个功能模块进行硬件描述。通过串口调试助手进行验证，其结果完全符合UART协议的要求和预期的结果。 关键词：UART FPGA Verilog HDL 验证 1现场可编程门阵列FPGA 20世纪80年代中期，FPGA刚出现时，大部分用来实现粘合逻辑、中等复杂度的状态机和相对有限的数据处理任务。在20世纪90年代早期，FPGA的规模和复杂度开始增加，那时它们的主要场所在通信和网络领域。到了20世纪90年代末，FPGA在消费、汽车和工业领域的应用经历了爆炸式增长。21世纪早期，已经可以买到数百万容量的高性能FPGA。今天FPGA几乎可以用来实现任何东西，包括通信设备和软件定义无线电，雷达、影像和其它数字信号处理的应用，直至包含硬件和软件的片上系统。 FPGA(field-Programmable Gate Array),即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路出现的，既解决了制定电路的不足，又克服了原有可编程器件门电路数有限的缺点。 目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电