抗多位翻转低冗余存储器加固设计及分析技术分析-reinforcement design and analysis technology analysis of low redundancy memory with multi-bit flip resistance.docxVIP

哈尔滨工业大学工学博士学位论文Adjacent Error Correction, SEC-DED-DAEC）码奇偶校验矩阵的构造规则，然后 在构造规则的基础上研究低误码率的 SEC-DED-DAEC 码奇偶校验矩阵的构造特点。通过适当地增加奇偶校验矩阵列向量的重量、改变奇偶校验矩阵列向量的顺序的方式，提出了一种低误码率的 SEC-DED-DAEC 码，随后利用伪贪婪 搜索算法对其奇偶校验矩阵进行优化。最后对提出的 SEC-DED-DAEC 码进行 了电路实现和可靠性的分析，结果表明提出的 SEC-DED-DAEC 码的冗余开销 基本与传统的 SEC-DED 码相同，其误码率低于国际同类文献的结果。研究了二维修正码加固技术。本文提出了一种可以修正任意宽度多位错误 且硬件开销较低的二维修正码构建方案。首先，把一个存储器的字看作一个二 维矩阵的形式，多位错误探测码和奇偶校验码分别加入到矩阵的每一行和每一列中，从而构成了二维修正码，既保证了存储器的高修正能力，又不会过多地引入硬件冗余。其次，从二维矩阵行数和列数的构成方式与编码选取的角度， 给出最小化存储器冗余位的条件。随后，提出了一种版图分割法，解决了二维 修正码冗余位出现多位错误后影响输出数据正确性的问题。最后，设计并实现 了二维修正码加固的存储器系统，对提出的二维修正码和加固后的存储器系统 进行了电路性能和可靠性的分析。模拟结果表明提出的二维修正码硬件冗余较 低，可以很好地抑制高能空间辐射环境下出现的多位错误。对抗多位翻转故障安全 ECC 加固技术进行了研究。本文首先研究了具有故 障安全能力 ECC 码字的构造特性，提出了一种新颖的具有故障安全能力的“混 合码”。提出的混合码利用了码字的物理布局会对多位错误的间隔起限制作用这 一特性，通过选择最小重量较低或译码级数较少的欧氏几何低密度单奇偶校验（Euclidean Geometry-Low Density Parity Check，EG-LDPC）码与汉明码相结合 的方式，达到对存储阵列中的多位错误和 ECC 电路中出现的错误进行修正的目 的，从而有效地降低了整个存储器系统的冗余开销。随后设计了混合码的编码 器和译码器，并提出了一种改进的大数逻辑译码算法，此算法可以最小化混合 码中 EG-LDPC 部分的译码步骤，进而降低数据存取过程中的延迟和功耗。最 后设计了具有故障安全能力的抗多位翻转存储器系统，它既可以修正存储阵列 中的多位错误又可以修正 ECC 电路中出现的错误。设计的抗多位翻转故障安全 存储器系统与现有的故障安全方案相比，明显具有更少的冗余开销和译码步骤， 具备了一定的实用价值。关键词：静态随机存储器；抗辐射加固；可靠性；评估模型；错误修正码； 多位翻转哈尔滨工业大学工学博士学位论文AbstractAs technology size of integrated circuits scales, SRAM are becoming more prone to cosmic ray, nuclear reactions even terrestrial radiation. Soft errors induced by ionizing effect of radiation particle can cause loss of information or functional failure in memories. In the field of space applications, nuclear technology and crucial civilian, fault tolerance on integrated circuits has been a necessary technique. When feature sizes have been reduced into deep submicron, a single event effect (SEE) can cause multiple bit upsets (MBU) in memories. With the decrease of technology size, the probability and data width of memories affected by MBU obviously increase, which is remarkable in the current dominant technology.Analysis techniques of memory reliability model under MBU are targeted at promptly and effectively ev