微机原理09~12微处理器硬件接口.ppt

总线仲裁接口 BOFF# 总线占用输入信号 与HOLD的区别： 1. 总线占用操作在当前时钟周期结束时开始，而不是在当前总线周期结束时开始 2. 无需响应 ——外部总线控制器可以使用该信号快速接管系统总线的控制权 总线仲裁接口 BREQ 总线请求输出信号 向外部系统表明Pentium处理器内部产生了一个总线请求 高速缓存控制接口 KEN# 高速缓存允许输入信号 存储器子系统通过该信号通知Pentium在该总线周期中是否需要对Cache操作 KEN#置为0，则在存储器读总线周期中，总线上的数据会复制到芯片内的Cache中 FLUSH# 高速缓存擦除信号 外电路使用该信号擦除芯片内的高速缓存 高速缓存控制接口 高速缓存控制接口 AHOLD 地址保持信号 EADS# 外部地址有效信号 用于高速缓存无效周期中，该周期用来处理Cache与主存储器之间的数据一致性。 高速缓存控制接口 CACHE# 高速缓存可用性信号 读：当从存储器所读数据可以送入Cache时，该信号输出逻辑0，表明该操作是缓存式读操作 写：在写周期中该信号输出逻辑0，表明本操作是对Cache中被修改了的数据执行回写操作 * * 第五章 Pentium微处理器的硬件接口 1. Pentium微处理器的封装 2. Pentium微处理器的电气特性 3. Pentium微处理器的引脚功能 4. Pentium的总线周期 1.