汇编语言及接口技术(第二章).ppt

* * 汇编语言与接口技术 主讲教师 张玉琢 第二章 80x86微处理器 教学目标及要求： 　80x86cpu的内部结构；存储器结构、存储地址，存储分段及物理地址的生成。 教学重点和难点： 熟练掌握80x86/80x88cpu各寄存器的作用 存储器分段及存储单元物理地址的计算 教学时数：2 2.1 Pentium微处理器的功能结构 ⑴ 总线接口单元 实现微处理器与系统总线的连接，包括64位数据线，32位地址线和众多信号线，实现微处理器与外部的信息交换。 ⑵分段单元和分页单元 分段单元将程序提供的逻辑地址转换为线性地址，分页单元将线性地址转换为物理地址。 ⑶U流水线和V流水线 ⑷指令Cache与数据Cache 减少指令预取和数据存取操作之间发生的冲突 2.1.1 内部结构 ⑸指令预取单元、指令译码单元和控制ROM 指令预取单元从指令Cashe中预取两条指令；经指令译码单元译码后（若是复杂指令，转换为一条或多条微指令后)，分别送到U和V流水线执行。 ⑹控制单元 控制U和V两条流水线、浮点处理单元的正常运行。 ⑺分支转移目标缓冲器 预测分支转移指令是否发生转移 ⑻浮点处理单元 2.1.1 内部结构 1、超标量流水线 2.1.2 Petium微处理器的先进技术 超标量：配置多个执行部件和指令译码电路，能同时执行 多条指令。 Pentium由三个执行单元组织而成，一个执行浮点指令，另两个执行整型指令（U流水线和V流水线），这意味着Pentium同时可以执三条指令。 Pentium的整数运算流水线含5个流水线级，浮点运算流水线含8个流水线级。 2、分支转移的动态预测 可加速程序的执行。 3、独立的指令Cashe和数据Cashe 2.1.2 Petium微处理器的先进技术 能迅速地将指令或数据的线性地址转换为物理地址 4、重新设计的浮点单元 1. 寄存器结构 指令指针IP 段寄存器CS,DS,SS,ES,FS,GS 通用寄存器EAX,EBX,ECX,EDX 变址寄存器ESI,EDI 指针寄存器EBP,ESP 标志寄存器FLAGS 控制寄存器0(CR0) CR0的第0位叫保护允许位(PE)， PE用于对实模式和保护模式进行 切换，PE置0时选择实模式运行 2.2 pentium 的寄存器 通用寄存器共8个：AX,BX,CX,DX,SP,BP,SI,DI，均为16位。 AX,BX,CX,DX均可分成高8位和低8位，作为独立的8位寄存器使用：AH,AL,BH,BL,CH,CL,DH,DL AX——累加器，BX——基址寄存器 CX——计数寄存器，DX——数据寄存器 SP——堆栈指示器，BP——基址指示器 SI——源变址寄存器，DI——目的变址寄存器 1.通用寄存器—参与算术与逻辑运算 EIP ——硬件电路，能自动跟踪指令地址。 在开始执行程序时,赋给EIP第一条指令的地址,然后每取一条指令,EIP的值就自动指向下一条将要执行的指令的地址。 2.指令指示器EIP(instruction point) EIP的低16位是IP，可单独使用 当微处理器工作在实地址方式下，EIP就是16位的IP 9个标志位，其中6个状态标志，3个控制标志 3.状态标志寄存器(status flags)（p28图1-13） 进位标志位CF 加减运算执行后，最高位有进位或借位，CF=1；无进位或借位，CF=0 主要用于多字节加减运算 辅助进位标志位AF 最低4位D3～D0位有进位或借位，AF=1；无进位或借位，AF=0 用于BCD数的算术运算(调整)指令 （1）状态标志 反映cpu执行算术或逻辑运算后的结果 溢出标志位OF 运算结果超出了机器数所能表示的数的范围OF=1；反之，OF=0 该标志表示运算结果是否产生了溢出 符号标志位SF 结果为负数，SF=1；结果为正数，SF=0 零标志位ZF 结果为0，ZF=1；结果不为0，ZF=0 奇偶标志位PF 结果低八位中1的个数为偶数，PF=1；为奇数，PF=0。用于检查数据在传送过程中是否发生错误 方向标志位DF 控制数据串操作指令的步进方向 DF=1,地址增址;DF=0,地址减址 中断允许标志位IF 控制CPU是否开中断. IF=1, CPU开中断 IF=0, CPU关中断 追踪标志位TF（陷阱标志位） TF=1，CPU单步执行程序，常用于程序的调试 TF=0，CPU正常执行程序 （2）控制标志 用于控制CPU的操作。 状态标志寄存器(