合并单元讲解PPT.pptVIP

国电南自PSMU 602合并单元功能介绍工程技术服务中心工程技术部2014-03-27 合并单元虚端子的配置说明 合并单元的使用说明 合并单元的硬件结构 合并单元的功能原理 PSMU 602系列合并单元概述 主要内容 概述PSMU602面板图 PSMU 602合并单元是国电南京自动化股份有限公司最新研发的新一代数字化采样装置，适用于110kV（66kV）及以上各电压等级智能变电站，配合传统电流、电压互感器，实现二次输出模拟量的数字采样及同步，并通过DL/T 860.92（IEC 61850-9-2）及GB/T 20840.8（IEC 60044-8）规定的标准规约格式，向站内保护、测控、录波、PMU等智能电子设备输出采样值。国网入网测试后，由于送检设备采用9-2级联，故国网测试版本不支持FT3级联。 概述 装置工作原理图 概述 主要功能 （1）交流模拟量采集 具备交流模拟量采集的功能，可通过选配不同通道类型的交流插件，采集传统CT/PT输出的二次模拟信号 （2）数字量输入 可通过DL/T 860.92（IEC 61850-9-2）或 GB/T 20840.8（IEC 60044-8）报文格式接收光纤同步串口信号，能兼容5Mbit/s及10Mbit/s 的编码速率。为了保证合并单元装置整体采样延迟时间小于2ms，要求前端接入的数字量采样延迟时间小于1ms。 （3）数字量输出 采用DL/T 860.92（IEC 61850-9-2）或GB/T 20840.8（IEC 60044-8）规定的报文格式，向站内保护、测控、计量、录波、PMU等智能电子设备输出经同步后的采样值。整体采样延迟时间小于2ms。 概述 装置配置 PSMU 602合并单元根据应用场合的不同，主要包括以下六种子型号配置方式： 功能原理 数字采样 PSMU 602G合并单元采用16位高性能AD同步采样芯片，直接通过FPGA对AD采样数据进行插值处理，所有的通道均能以最高200 ksps（kilo Samples per Second）的速率进行采样，保证了智能变电站对于数字采样精度及实时性的要求。 此外，为了保证AD采样可靠性，PSMU 602G具备双AD采样模式，确保每一路模拟量都可以有两片AD进行独立采样，在接收方通过比较双AD数据一致性即可避免因AD异常导致的保护误动 功能原理 对时与同步 PSMU 602G可通过光纤B码、秒脉冲及IEEE 1588等方式实现时钟同步，对于最为常用的B码对时方式，装置采用了一定的校验和异常判断处理：当收到B码报文后，会进行码值校验，只有在整包码值校验通过后，才会进入正常的采样同步处理流程。在报文校验通过的前提下，B码中的时标信息正确与否不会影响MU的正常同步； 此外，PSMU 602G还选用了高精度的恒温晶振，并在已同步情况下可以做到对外同步信号的实时跟踪和锁定，一旦外同步丢失，即可依靠内部恒温晶振进行守时。经过实测，在常温、－40℃及70℃等环境下，装置守时能力可以达到4us/10min及24us/60min，因此，短时间的同步丢失或波动完全不会影响到合并单元的采样同步。 功能原理 PT切换 具体的PT切换逻辑如图所示。在非法状态情况下，维持原PT切换状态，若初始上电即为非法状态，则输出采样数据无效。 功能原理 PT切换 具体的PT切换逻辑如图所示。在非法状态情况下，维持原PT切换状态，若初始上电即为非法状态，则输出采样数据无效。 功能原理 PT并列 PT并列逻辑如图所示，图中未涵盖的逻辑，视为非法状态，维持PT并列状态，若初始上电即为非法状态，则输出数据无效。 功能原理 PT并列 PT并列逻辑如图所示，图中未涵盖的逻辑，视为非法状态，维持PT并列状态，若初始上电即为非法状态，则输出数据无效。 硬件结构说明 CPU模件 CPU模件是合并单元的核心，主要负责装置的AD采样、同步以及数字量数据的处理。CPU背板图如图： 硬件结构说明 交流模件 间隔合并单元采用C-A母版，可以配置三块AC插件；母线合并单元采用B-B母版，可以配置两块AC插件。 硬件结构说明 母线合并单元交流插件背板端子定义图： 硬件结构说明 间隔合并单元交流插件的背板端子定义图 硬件结构说明 间隔合并单元交流插件背板端子定义图： PSIU601-AC.A-H交流模件采用TPE级小互感器，可满足TPY互感器的精度高、抗饱和 、暂态特性好的要求要求，且一台合并单元最多可配置两组A-H交流模件。 硬件结构说明 开入模件： 开入模件为合并单元提供可能的传统开入量接入， 包括检修状态、刀闸和开关位置等。 开出模件： 开出模件主要用于提供硬件的装置告警、闭锁接点。 开出模件 开入模件 硬件结构说明 FT3模件 最多可输出9