MCS51系列单片机硬件结构.pptxVIP

第2章 MCS-51系列单片机的硬件结构;;;;⑧中断系统有5个中断源，可编程为两个优先级。 ⑨具有111条指令（含乘法指令和除法指令）。 ⑩有较强的位寻址、位处理能力。 ?片内采用单总线结构。 ?采用单一+5V电源。 ?可寻址64KB外部程序存储器空间。 ?可寻址64KB外部数据存储器空间。;微计算机组成;;;;;;;;;;;;;;内部数据存储器及专用寄存器 ;;;;;;;;;;;;1 P0口作为普通I/O口;② 输入时:分读引脚或读锁存器 读引脚：由传送指令(MOV)实现； 下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。;② 输入时:分读引脚或读锁存器 读锁存器：有些指令 如：ANL P0，A称为“读-改-写” 指令，需要读锁存器。上面一个缓冲器用于读端口锁存器数据。;**原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生的错误。**;准双向口： 从图中可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果T2导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写“1”，使T2截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。 ;2 P0作为地址/数据总线; P0引脚输出地址/输入数据 输入信号是从引脚通过输入缓冲器进入内部总线。 此时，CPU自动使MUX向下，并向P0口写“1”，“读引脚”控制信号有效，下面的缓冲器打开，外部数据读入内部总线。;P1口的结构及特点;P2口的结构及特点 ; 2 P2口作为地址总线 在系统扩展片外程序存储器扩展数据存储器且容量超过256B (用MOVX @DPTR指令)时，CPU发出控制电平“1”，使多路开关MUX倒内部地址线。此时，P2输出高8位地址。; P3口的结构及特点 ;2 P3第二功能(Q=1) 此时引脚部分输入(Q=1、W=1) ,部分输出(Q=1、W输出) 。;P3第二功能各引脚功能定义： P3.0：RXD串行口输入 P3.1：TXD串行口输出 P3.2：INT0外部中断0输入 P3.3：INT1外部中断1输入 P3.4：T0定时器0外部输入 P3.5：T1定时器1外部输入 P3.6：WR外部写控制 P3.7：RD外部读控制;;;;;2.5 MCS-51单片机的工作方式 ;节电工作方式 MCS-51单片机中有HMOS和CHMOS两种工艺芯片，它们的节电运行方式不同，HMOS单片机的节电方式只有掉电方式，CHMOS单片机的节电工作方式有掉电方式和空闲方式两种。;1 HMOS的掉电工作方式 ;2 CHMOS的节电工作方式 ;PCON各位的说明如下：