微机原理与接口技术- IA-结构微处理器与（可编辑）.docVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 超高速缓存控制 /KEN ：超高速缓存允许输入信号。有效时使80486执行超高速缓存器的行填入周期。 /FLUSH ：超高速缓存器清洗输入信号。有效时强制80486对内部超高速缓存器进行大清除 使全部数据变为无效 。/FLUSH是异步信号，因此它保持低电平的时间至少要大于一个处理器时钟周期供CPU采样输入。如果在复位信号RESET下降沿的前一个时钟采样到/FLUSH 为低电平，将使80486 CPU进入三态测试方式。 2.5 80486处理器 （8） 突发控制 或成组传递控制 /BRDY ：突发准备好信号，输入信号，低电平有效。/BRDY信号的作用与/RDY信号 有时称为非突发准备好信号 相同。当两者都为有效信号时，80486忽略/BRDY信号，当前周期由/RDY信号结束。 /BLAST ：突发最后输出信号，低电平有效。当/BLAST有效时，表示下一个/BLAST信号输入时，突发周期已经结束，即最后一个/BLAST被看做/RDY。 2.5 80486处理器 （9） 数据出错报告 /FERR ：浮点出错输出信号，低电平有效。每当遇到未屏蔽的浮点出错时，/FERR信号就变为有效。 /IGNNE ：忽略数字出错信号，输入信号，低电平有效。/IGNNE信号有效时，将使80486忽略数字错误，继续执行非控制的浮点指令。如果/IGNNE变为无效，而先前的浮点指令产生了错误，80486将冻结在这个非控制的浮点指令上。控制寄存器0 CR0 中的NE位置位时，/IGNNE信号将不起作用。 2.5 80486处理器 （10） 数据奇偶校验 DP0～DP3为数据奇偶校验输入/输出信号，分别对应32位数据中的字节0～字节3。偶校验指在一个数据字节的8条线上和对应奇偶校验输入/输出线上1的个数为偶数。奇校验指在一个数据字节的8条线上和对应奇偶校验输入/输出线上1的个数为奇数。 DP0～DP3 与数据字节具有相同的定时。 2.5 80486处理器 /PCHK ：奇偶校验错信号，输出信号，低电平有效。/PCHK为低电平时，CPU在上一个读周期采样的数据存在奇偶校验错。也就是说，CPU在当读周期结束时采样的数据存在奇偶校验错时，在下一时钟开始，立即输出/PCHK＝0 信号。/PCHK信号不会被悬浮。 （11） 时钟 CLK 时钟输入信号，为80486提供基本的定时和内部工作频率。根据CLK上升沿规定了所有外部定时参数。 2.5 80486处理器 2.6 Pentium处理器 Pentium微处理器是Intel公司于1993年3月推出的，采用0.6ｕm的静态CMOS工艺的高性能微处理器。Pentium微处理器采用PGA封装，共237个引脚，处理器控制引脚、总线接口引脚和调试、测试引脚。 1.主要特征 超级标量结构 双指令流水线 动态执行技术 分支预测技术 双Cache 指令Cache和数据Cache分离 RISC和CISC的结合 2.6 Pentium处理器 2.Pentium内部结构 2.6 Pentium处理器 （1）功能模块 ? 从功能模块的角度, Pentium在80486的基础上增加了一条指令流水线 包括相应的地址生成部件 和一个Cache。在结构上, 与80486相比, 形成了双执行部件和双Cache结构。 2.6 Pentium处理器 指令部件 U和V两条独立的指令流水线, 各自有独立的地址生成逻辑, 并与各自独立的内部数据总线与双端口Cache连接。从而实现了从地址生成到数据存取的独立操作。 -U流水线：可执行任何整数及浮点两类指令; -V流水线：只能执行简单整数指令 双Cache 数据Cache与指令Cache分离, 提高操作的并行性。 2.6 Pe