可编程逻辑器件基本原理及其应用.pptVIP

可编程逻辑器件 可编程逻辑器件 概述 简单PLD原理 CPLD结构与工作原理 FPGA结构与工作原理 FPGA/CPLD的产品概述 CPLD/FPGA的编程与配置 概述 可编程逻辑器件的发展历程 可编程逻辑器件的分类 可编程逻辑器件的发展历程 可编程逻辑器件的分类 简单PLD原理 常用逻辑门符号与现有国标符号的对照 简单PLD原理（续） 电路符号表示 简单PLD原理（续） PROM基本原理 简单PLD原理（续） PROM的逻辑阵列结构 简单PLD原理（续） PROM表达的PLD图阵列 简单PLD原理（续） 用PROM完成半加器逻辑阵列 简单PLD原理（续） PLA逻辑阵列示意图 简单PLD原理（续） PLA与 PROM的比较 简单PLD原理（续） PAL 简单PLD原理（续） 简单PLD原理（续） GAL：General Array Logic Device 最多有8个或项，每个或项最多有32个与项 EPLD：Erasable Programmable Logic Device 简单PLD原理（续） CPLD结构与工作原理 Complex Programmable Logic Device CPLD结构与工作原理 CPLD是在PAL、GAL的基础上发展起来的阵列型PLD 具有高密度、高速度的优点 CPLD包括三大部分 可编程阵列块（宏单元） 可编程I/O单元 可编程内部连线（PIA） CPLD结构与工作原理（续） 宏单元 宏单元（续） 宏单元（续） 可编程连线阵列 不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑 可编程I/O单元 FPGA结构与工作原理 Field Programmable Gate Array FPGA结构与工作原理 与CPLD相比，具有更高的集成度、更强的逻辑功能和更大的灵活性 FPGA属于阵列型PLD 有三个可编程电路和一个用于存放编程数据的SRAM组成 可编程逻辑块（CLB） 输入/输出模块（IOB） 可编程互连线（PI） 查找表原理 一个N输入查找表 (LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如 N输入“与”、 N输入“异或”等。 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现 查找表原理（续） 查找表的连接 输入输出模块 FPGA/CPLD的产品概述 CPLD/FPGA的编程与配置 JTAG边界扫描测试 在系统可编程（ISP） CPLD/FPGA的编程方式 JTAG边界扫描测试 20世纪80年代，联合测试行动小组（joint test action group，简称JTAG）起草了边界扫描测试规范（boundary-scan testing，简称BST） 1990年被批准为IEEE标准1149.1-1990规定，简称JTAG标准 边界扫描测试的优点： 方便芯片故障定位，提高测试检验效率 通过边界扫描通道，实现某些特定的功能 JTAG边界扫描测试（续） JTAG边界扫描测试 JTAG边界扫描测试（续） 边界扫描IO引脚功能 在系统可编程（ISP） 在系统可编程（ISP） ALTERA 的 ByteBlaster（MV）下载接口 CPLD/FPGA的编程方式 CPLD的编程模式为JTAG FPGA的3种常用的下载配置模式 JTAG模式 PS模式： Passive Serial Mode AS模式：Active Serial Mode CPLD/FPGA的编程方式（续） CPLD/FPGA的编程方式（续） 思考题 试比较CPLD/FPGA的区别 通过查资料了解ALTERA、Xilinx公司的主要CPLD/FPGA芯片系列，试就2种系列作出比较 FPGA的编程配置有哪些模式，试了解各种下载配置的模式的连接图和意义 ALTERA FPGA： FLEX系列：10K、10A、10KE （EPF10K30E） APEX系列：20K、20KE（EP20K200E） ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 （EP1S30、EP1S120） CYCLONE系列：EP1C20 EXCALIBUR系列： CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列 MAX3000系列 FPGA： XC3000系列 XC4000系列 XC5000系列 Virtex系列 SPARTAN系列： XCS10、X