VHDL实践点阵显示系统设计.pdfVIP

第 20、21 讲 VHDL 的实践(3)—点阵显示系统的设计 【课前思考】 数字逻辑中关于音乐芯片的设计的过程是怎样的？ 【学习目标】 理解点阵显示系统的设计原理并分析清楚用VHDL实现一个点阵显示系统乐芯片的全部代码 描述。 【重 难 点】 重点： 分析实现一个点阵显示系统的全部VHDL代码描述 难点： 点阵显示系统的设计原理 【教学安排】 学时：2 学时 【知 识 点】 8.3 点阵显示系统的设计1 8.3 点阵显示系统的设计 1 系统结构与原理 图 1 是系统的结构框图。本系统选用的 FPGA 芯片是美国 Altera 公司的FLEX10K 系列的 EPF10K10LC84-4。该芯片具有 576 个逻辑单元、84 个引脚、72 个逻辑阵列块、3 个嵌入式 阵列块，是一个高集成度的 FPGA 芯片。 系统由 FPGA中的扫描控制模块、只读存储器 ROM和 FPGA 外面的 LED 点阵显示模块、一 个反相器和两个 4-16 译码器构成。其中，DZ1、DZ2、DZ3、和 DZ4 是 4 个 8×8 的 LED 点阵 显示模块，由这四个模块组合起来构成了本系统 16×16 的 LED 点阵显示模块。两个 4-16 译码器（74LS154）和一个反相器配合 FPGA 中的行扫描控制模块共同完成了 16×16 点阵显 示模块的 32行的扫描控制。FPGA 中的只读存储器 ROM 中保存了要显示的多幅图像的数据， 并以 8 位的数据宽度输出到 LED 阵显示模块的列端，配合行扫描控制共同完成多幅图像的显 示。 图 1 系统的结构框图 2 扫描控制模块 本系统的 LED 点阵模块如图 2 所示，共由 16×16=256 个 LED 发光二极管组成。如何在 该点阵模块上显示一幅图像是本设计的关键技术。本设计是采用的一种 32 路动态分时扫描 技术来实现的。具体方法是，将如图 1 所示4个 8×8 阵列的显示模块 DZ1、DZ2、DZ3、DZ4 采用串行级联的方式构成为一个 32行 8 列的扫描结构。其列输入端与 FPGA 内的只读存储器 ROM 的8 位数据输出端口相连；32 个行控制端与两个 4-16 译码器 A、B 的输出相连；而译码 器 A、B 的输入端和片选信号又与 FPGA 内的行扫描控制模块的输出端口 scan4-scan0 相连。 图2 16 ×16LED 点阵模块 用动态分时扫描技术使 LED 点阵模块显示图像，需要进行两步工作。第一步是获得图像数据 并保存，即在存贮器中建立图像数据库。第二步是在扫描模块的控制下，配合行扫描的次序 正确地输出这些数据。获得图像数据的步骤是，先将要显示的每一幅图像画在一个如图 2 所示的被分成 16×16 共256 个小方格的矩形框中，再在有笔划下落处的小方格里填上“1”， 无笔划处填上“0”，这样就形成了与这幅图像所对应的二进制数据在该矩形框上的分布，再 将此分布关系以 32×8 的数据结构组成 32 个字节的数据，并保存在只读存贮器 ROM 中。以 这种方式将若干幅图像的数据贮存在存贮器内，就完成了图像数据库的建立工作。 第二步工作的步骤是，先在扫描模块的控制下，由地址线确定每次由 ROM 送出某一行的 8 个 LED 所要显示的图案的控制字节数据，同时由扫描模块输出的 5 位扫描码经两个 4-16 译 码器译码后决定相应的某一行可以被点亮，而另外 31 行都不能被点亮。该状态持续约 0.4 毫秒后，就接着进行下一行的扫描。当完成了一次 32 行的扫描后，也就完成了一帧画面的 显示。重复上述过程，多次显示该幅画面，直到在人的视觉上形成一幅稳定的图像为止。当 达到要求显示的时间后，再修改 ROM 的地址区间，转向下一幅画面的数据传送和显示。如 此进行，就可以在 LED点阵模块上显示所要求的多幅画面。 扫描控制模块设计结果如图 3 所示。其 VHDL 关键设计代码如下： process(clk，reset) --产生扫描码进程 begin if clkevent and clk=1 then if reset=1 then scan=00000; else scan= scan +1; end if; end if; end pro