实验47段译码显示.docVIP

实验四 带七段数码管的100计数器 一、预习内容 1、 结合附录一了解EDA实验箱的原理； 2、 七段LED显示原理； 3、 怎样用VHDL实现8421BCD码在七段LED数码管上显示。 二、实验目的实验目的 了解VHDL进行EDA设计的基本步骤； 学会用QuartusⅡ进行时序仿真； 了解EDA实验箱的基本功能； 三、实验器材验器材 PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干 四、实验要求 设计具有复位端、使能端，计数为100的计数器，并在实验箱上输出显示。 设计七段LED译码显示电路； QuartusⅡ进行时序仿真； 下载该程序验证程序是否正确； 五、实验原理与内容 8421BCD编码 在数字系统中常用四位二进制代码来表示一位十进制数字0、1、2、﹒﹒﹒、9，称之为二－十进制代码，即BCD码。将十进制数编成BCD码的电路，称为称二－十进制（BCD）编码器。二-十进制编码的方案很多，若BCD编码器采用8421编码方案，称为8421BCD编码器。 七段译码器 译码器逻辑图中A，B，C，D 接拨号开关，a，b，c，d，e，f，g 接数码显示接口，管脚映射均为I/O 口，映射后，通过拨号开关改变输入二进制码，则输出数码管上显示相应的数值。 译码器逻辑图 译码器真值表 数 值 输入 输出 A B C D a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 1 A 1 0 1 0 1 1 1 0 1 1 1 B 1 0 1 1 0 0 1 1 1 1 1 C 1 1 0 0 1 0 0 1 1 1 0 D 1 1 0 1 0 1 1 1 1 0 1 E 1 1 1 0 1 0 0 1 1 1 1 F 1 1 1 1 1 0 0 0 1 1 1 六、实验步骤 1、写出七段译码器和具有复位端、使能端，计数为100的计数器的VHDL源程序，编译通过； 2、进行波形仿真； 3、选定器件、映射管脚、编译、下载。 七、实验报告 1、实验源程序 --------------------------------------------------------------- library ieee; use ieee.std_logic_1164.all; entity counter is port (clk,reset:in std_logic; digit1,digit2:out std_logic_vector(6 downto 0)); end counter; ----------------------------------------------------------------- architecture counter1 of counter is begin process (clk,reset) variable temp1: integer range 0 to 10; variable temp2: integer range 0 to 10; begin ------------------------------counter1:------------------------- if (reset=1) then temp1 := 0; temp2 := 0; elsif (clkevent and clk = 1) then temp1 := temp1+1; if (temp1=10) then -----------个位=10时进位 temp1 := 0; temp2 := temp2+1; if (temp2=10) then -----------十位=10时计数100 t