北京交通大学数字电子技术2015-期末考题.pdfVIP

北京交通大学数字电子技术2015-期末考题.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2 0 1 5 - 2 0 1 6 - 1 数字电子技术 考试试题 A 卷 答 案 一、(20 分)概念 (1)PROM 是与阵列固定、或阵列编程的器件,输出在或阵列,其组成电路输出逻辑 函数是 。 (A )唯一的 (B )不是唯一的 (C )与原状态有关 答:A (2 )两个四位二进制数相加,最低位相加时相当于 相加。 (A )一位半加器 (B )一位全加器 (C )计数器 (D )加法器 答:A (3 )EEPROM 芯片掉电信息不丢失,原因是编程单元采用的是 , (A )浮栅MOS 器件 (B )熔丝 (C )反熔丝 (D )触发器 答:A (4 )设计一个M=7 计数器最少需要使用 个一位触发器。 (A )1 (B )2 (C )3 (D )4 答:C (5 )一时序电路中有T 触发器,其驱动端的驱动方程可能是 。 (A )Q ⊕Q (B )Q +Q (C )1 (D )全有可能 n n+1 n n+1 答:A (6 )集成555 电路在控制电压端 CO 处加控制电压 UCO ,则集成555 内部比较 器 C2 的基准电压是 。 (A )2 UCO/3 (B )UCO/3 (C )UCO (D )UCO/2 答:D (7 )多个 输出端可以直接连接在一起实现“线与”逻辑功能。 (A )基本TTL 门电路 (B )集电极开路门 (C )基本CMOS 门电路 (D )JK 触发器 答:B (8 )每组8421BCD 码共有 状态。 (A )8 (B )16 (C )12 (D )10 答:D (9 )常见施密特触发器有 个门限电平。 (A )0 (B )1 (C )2 (D )3 答:C (10)A/D 转换输出的二进制代码位数越多,量化误差_________ 。 (A )越小 (B )越大 (C )不变 (D )不一定 答:A 1 二、(15 分)1. 分别写出图1 (a )和图4 (b )的逻辑表达式F 和F 。 1 2 2 .从工程角度(输出高低电平、功耗、成本等方面)阐述两电路特点。 输入缓冲器 U U DD DD 输出缓冲器 U DD

文档评论(0)

js1180 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档