计算机组成原理课件(第4版)3(4)-CPU子系统-模型机CPU-4-组合逻辑控制.pptVIP

3.4.4 组合逻辑控制方式 */20 SM SIR aI bI CP0~9 指令寄存器 时序系统 二级译码 PSW 时钟 复位 周期 节拍 AI/BI/CP 时钟 … I/O请求 OP/SA/DA OP/SA/DA Ri/Rj 组合逻辑控制系统的逻辑方案 微命令发生器 （组合逻辑） */20 ? 输入项： 指令IR、状态字PSW、复位、时钟、I/O请求 ? 输出项： aI, bI, SM, CI, S, CP0-9, EMAR, W, R, ST 输出项是输入项的非线性函数(由控制系统映射) 控制系统包括： (1)时序部件; (2)微命令发生器; (3)二级译码器; */20 1、时序系统 指令流程为 4个基本工作周期：FT、ST、DT、ET和2个I/O处理周期：IT和DMAT。 1个工作周期可能包括若干子步骤（时钟周期） 时序系统 IR clock FT ST DT … DMAT 输出6个互斥的 时序状态 PSW I/O */20 （1）工作周期划分 取指周期FT 用于指令正常执行 源周期ST 目的周期DT 执行周期ET 中断周期IT DMA周期DMAT 用于响应外部的I/O请求 依靠不同的时间标志,让CPU分步工作,通常采用工作周期、时钟周期和工作脉冲三级时序。 思考：指令的运行,是否必须知道当前所处周期？ */20 方法：设置6个触发器分别作为周期的状态标志 1 处于对应的工作周期 0 不在对应的工作周期 在整个指令周期中，任何时刻必须且只能有一个工作周期状态标志为“1”。 FT S R D C Q Q 总清 1 1 FT CPFT 时钟边沿 复位 */20 1）取指周期(FT) 从M取出指令并译码， 公共操作 修改PC。 取指结束时，按操作码和寻址方式(R/非R寻址) 转相应工作周期。 按寻址方式(非R寻址)形成源地址，从M取出源操 作数，暂存于C。 2）源周期(ST) */20 3）目的周期(DT) 4）执行周期(ET) 按寻址方式(非R寻址)形成目的地址，或从M取出 目的操作数，暂存于D。 按操作码完成相应操作(传送、运算、取转移地址 送入PC、返回地址压栈保存)； 后续指令地址送入MAR。 */20 5）中断周期(IT) 关中断、保存断点和PSW、转服务程序入口。 IT指CPU响应中断请求后，到执行中断服务程序前。 6）DMA周期(DMAT) DMAT指CPU响应DMA请求后，到完成一次数据传送的时间。 DMA控制器接管总线权，控制数据直传。 由硬件完成 */20 N 控制流程 FT 双 单 转移 SR ST DT ET DMAT DMA请求？ 中断请求？ IT Y Y N 源操作数非寄存器寻址 */20 1）时钟周期时间： 一次从M读出，并经数据通路传送的操作；或 一次数据通路传送操作；或 一次向M写入的操作 （2）时钟周期(节拍)T 完成一步操作： 模型机以访存时间作为一步操作时间。 设置一个总线周期的长度等于一个时钟周期，可根据需要扩展。 */20 2）时钟周期数： 每个工作周期第一拍T=0， 每开始一个新节拍T计数， 工作周期结束时T清0。 一个工作周期中的时钟数可变。 用计数器T控制节拍数 将计数值译码，可产生节拍电位。 计数器T T=0/1 CPT Q2 Q1 Q0 T=0时, CPT使T复位：Q=0 T=1时, CPT使T计数：Q=Q+1 */20 每个时钟周期结束时设置一个脉冲。 （3）工作脉冲P 1μS 时钟周期T 工作脉冲P 打入寄存器 进行时序转换 （周期状态设置/清除 时钟T计数/清除） */20 组合逻辑电路模块 1→FT 1→ST 1→DT 1→ET 1→IT 1→DMAT T+1 [15:12] [8:6,2:0] PSW 中断 DMA FT ST DT ET IT DMAT T FT ST DT ET IT DMAT Q2Q1Q0 clock 6个周期状态触发器、1个节拍计数器； 全反馈输入； 输入指令OP、DA、SA、PSW和I/O请求； */20 整理组合逻辑电路模块的输出逻辑 真值表、逻辑表达式等 1→FT：… 1→ST：… 1→DT：… 1→ET：… 1→IT：… 1→DMAT：… T+1：… 逻辑表达式转换成逻辑电路，完成设计。 */20 2、微命令发生器 微命令发生器 [15:12] [8:6] [2:0] FT ST DT ET IT DMAT Q2~0 PSW AI BI SM CI S CP EMAR R W ST 指令、时序信号、PSW → 10种控制信号 如何设计各输出信号的组合逻辑电路？ */20 EMAR,W,R只有1位，根据指令流程直接写出逻辑