第1节 集成电路设计导论.ppt

电子科学与工程学院 南京邮电大学 2011-6-12 Institute of RF- OE-ICs Southeast University * 第1章 集成电路设计导论 1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法 * “自底向上”（Bottom-up） “自底向上”的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计直至最终完成整个系统设计。在模拟IC和较简单的数字IC设计中，大多仍采用“自底向上”的设计方法 。 “自顶向下”（Top-down） 其设计步骤与“自底向上”步骤相反。设计者首先进行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。 集成电路设计步骤 * VLSI数字IC的设计流图 模拟IC的设计流图 * 全定制方法（Full-Custom Design Approach） 半定制方法（Semi-Custom Design Approach） 集成电路设计方法 * 全定制IC：硅片没有经过加工，其各掩模层都要按特定电路的要求进行专门设计 适用于要求得到最高速度、最低功耗和最省面积的芯片设计 版图设计时采用人工设计，对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小 设计周期长，设计成本高，适用于性能要求极高或批量很大的产品，模拟电路 全定制方法 * 半定制方法 半定制的设计方法分为： 门阵列（GA：Gate Array）法； 门海（GS：Sea of Gates）法； 标准单元（SC: Standard Cell）法； 积木块（BB：Building Block Layout）； 可编程逻辑器件（PLD：Programmable Logic Device)设计法。 * 门阵列是指在一个芯片上把形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有高度固定的布线通道。 门海设计技术是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片（除I/O区外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。 门阵列法和门海 * 门阵列法设计流程图 * 门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。 不足：设计灵活性较低；门利用率低；芯片面积浪费。 门海方法的设计特点：门利用率高，集成密度大，布线灵活，保证布线布通率。 不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。 * 1）标准单元法 概念：从标准单元库中调用事先经过精心设计的逻辑单元，并排 列成行，行间留有可调整的布线通道，再按功能要求将各内部单 元以及输入/输出单元连接起来，形成所需的专用电路。 芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四 周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限 制，利于实现优化布线。 标准单元法和积木块法 * SC法设计流程与门阵列法相似，但有若干基本的不同点： (1) 在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。 (2) 门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行的。 (3) 门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要定制所有的各层掩膜版。 * 与门阵列法相比，标准单元法有明显的优点： (1) 芯片面积的利用率比门阵列法要高。芯片中没有无用的单元，也没有无用的晶体管。 (2) 可以保证100％的连续布通率。 (3) 单元能根据设计要求临时加以特殊设计并加入库内，因而可得到较佳的电路性能。 (4) 可以与全定制设计法相结合。在芯片内放入经编译得到的宏单元或人工设计的功能块。 标准单元法也存在不足： (1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时，单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。 (2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。 * 2）积木块法(BB)