(DSP 戴明帧主编)第1节 TMS320C54x的结构原理-2.ppt

中断处理过程 1. 接受中断请求 ▲当发生硬件或软件指令请求中断时，IFR相应位置1 （ 和 除外）。 2. 响应中断 ▲对软件中断和非屏蔽中断，CPU立即响应 ▲对可屏蔽中断的响应必须满足以下条件： ☆(1) 优先级别最高（同时出现多个中断时） ☆(2) ST1中的INTM（中断方式位）＝0 ☆(3) IMR中的相应位为1 ▲ CPU响应中断时，PC转到相应的中断向量处，并 发出 信号，清除相应中断标志位。 3.执行中断服务子程序，中断返回 中断操作流程图 执行中断服务程序 PC弹出堆栈 继续执行主程序 N N Y 中断方式位置1 是硬中断 还是软中断? PC压入堆栈 接受中断申请 N 是可屏蔽中断吗？ 中断方式位 INTM＝0 ？ 中断屏蔽 寄存器屏蔽位 =1 ？ 响应中断产 生IACK信号 关闭所有的可屏蔽中断 Y Y Y N 1 1 0 0 7 6 5 4 中断向量地址的形成 中断向量地址＝IPTR（9位）＋左移2位后的中断向量序号 举例：INT0：其序号为10ｈ，左移2位为40ｈ 若IPTR＝001ｈ，则中断向量地址位00c0h IPTR=0 0000 0001 矢量 0 0 0 0 位 15 14 13 12 0 0 0 0 11 10 9 8 0 0 0 0 3 2 1 0 地址 0 0 C 0 INT=40h(INT0) 见pp.205 复位时：IPTR＝1FFｈ，中断向量表序号为0，故复位向量地 址为FF80ｈ 改变PMST寄存器中的IPTR值，可改变中断向量地址 省电方式 C54ｘ工作在省电工作方式时： ▲CPU暂停工作 ▲功耗减小 ▲保持CPU内容 省电工作方式结束时，CPU继续工作 第1章 TMS320C54x的结构原理 第1章 TMS320C54x的结构原理 1.4存储器 C54x的总存储空间为192K字 ☆64K字的程序存储空间 程序存储器空间存放要执行的指令和执行中所用的系数表。 ☆ 64K字的数据存储空间 数据存储器存放执行指令所要用的数据。 ☆ 64K字的I／O空间 I／O存储空间可与存储器映象外围设备相接口，也可以作为附加的数据存储空间使用。 1.4存储器 C54x片内都有只读存储器(ROM)和随机存储器(RAM)。RAM有两种型式：单寻址RAM(SARAM)和双寻址RAM (DARAM)。 在C54x中， RAM总是安排到数据存储空间，但也可以设置成程序存储空间。ROM一般构成程序存储空间，也可以部分地设置为数据存储空间。 C54x通过3个状态位， 、OVLY、DROM可以很方便地“使能”和“禁止”程序和数据空间中的片内存储器。 上述3个状态位包含在处理器工作方式状态寄存器(PMST)中。 1.4存储器 位（微处理器/微型计算机工作方式位） △若 =0，则片内ROM配置到程序空间； △若 =1，则片内ROM不配置到程序空间。 OVLY位（片内RAM占位位） △若OVLY=1，则片内RAM配置到程序和数据空间； △若OVLY=0，则片内RAM只配置到数据空间。 DROM位（数据ROM位） △若DROM=1，则部分片内ROM配置到数据空间； △若DROM＝0，则片内ROM不配置到数据空间。 ☆ DROM的用法与 的用法无关。 1.4 存储器 程序存储器 C54x在不扩展的情况下，可寻址64K字的程序存储空间。 C54x的片内ROM、双寻址RAM（DARAM）以及单寻址RAM（SARAM），都可以通过软件映像到存储空间。 当存储单元映像到程序空间时，处理器就能自动地对它们所处的地址范围寻址。 如果程序地址生成器(PAGEN)发出的地址处在片内存储器地址范围以外，处理器就能自动地对外部寻址。 程序存储器 C54x片内高4K字ROM的内容安排和地址范围如下表。其中高2K字ROM是由TI公司定义的，这2K字程序空间(F800h—FFFFh)。 当电源接通后，或者在硬件复位期间，引脚处于低电平时，DSP就从存储器的FF80h处开始执行程序。 数据存储器 C54x的数据存储器的容量最多可达64K字。 片内数据存储器：单寻址和双寻址RAM(SARAM和DARAM)。 C54x还可以通过软件设置PMST寄存器的DROM位，将片内ROM映象为数据存储空间。 当CPU 发出的地址落在片内存储器范围外时，将自动地对外部存储器空间寻