第二章(片内资源).ppt

2.4 定时器/计数器 2.4.1 定时器／计数器的结构 2.4.1 定时器／计数器0、1的结构 一、定时器／计数器0、1 的工作状态选择(C/T) 二、定时器／计数器0、1 的运行控制 二、定时器／计数器0、1 的运行控制 二、定时器／计数器0、1 的运行控制 三、定时器／计数器0、1的4种工作方式 三、定时器／计数器0、1的4种工作方式 1.工作方式0 2.工作方式1 2.工作方式1 3.工作方式2 3.工作方式2 4.工作方式3 4.工作方式3 2.5 并行I/O端口 说明： 1、当CPU发出的控制信号为0时，P0口做双向I/O口，为漏极开路（三态） 2、当CPU发出的控制信号为1时，P0口为地址/数据复用总线（用于口扩展） 3、 P0作输入/输出口的使用 （1） P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的C端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。 注意：由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出。 3、 P0作输入/输出口的使用 （1） P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的C端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。 注意：由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出。 （2） P0作输入口使用 区分“读引脚”和“读锁存器”。 “读引脚”信号把下方缓冲器打开，引脚上的状态经缓冲器读入内部总线； 3、 P0作输入/输出口的使用 （1） P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的C端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。 注意：由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出。 （2） P0作输入口使用 区分“读引脚”和“读锁存器”。 “读引脚”信号把下方缓冲器打开，引脚上的状态经缓冲器读入内部总线； “读锁存器”信号打开上面的缓冲器把锁存器Q端的状态读入内部总线。 说明： 执行“ANL P0,#0FH”时读锁存器信号有效。 2.5.2 P1端口 P1口内部结构如下图所示。 输出部分有内部上拉电阻R*约为20K。 其他部分与P0端口使用相类似（读引脚时先写入1）。 P1口只作通用的I/O口使用，在电路结构上与P0口有两点区别： （1）因为只传送数据，不再需要多路转接开关MUX。 （2）由于P1口用来传送数据，因此输出电路中有上拉电阻，这样电路的输出不是三态的。 因此： （1）P1口作为输出口使用时，外电路无需再接上拉电阻。 （2）P1口作为输入口使用时，应先向其锁存器先写入 “1”，使输出驱动电路的FET截止，所以P1口是准双向口。 字节地址为A0H，位地址A0H～A7H。 P3口的字节地址为B0H，位地址为B0H～B7H 。 P3口的第二功能定义，应熟记。 第二功能信号有输出和输入两类： （1）作通用的I/O输出， “第二输出功能”线应保持高电平，与非门开通，使锁存器Q端输出畅通。作第二功能信号输出，锁存器预先置“1”，使与非门对“第二输出功能”信号的输出是畅通的。 （2）作第二功能信号输入，在口线引脚的内部增加了一个缓冲器，输入的信号就从这个缓冲器的输出端取得。而作为通用I/O输入，仍取自三态缓冲器的输出端。 P3口无论作哪种输入，锁存器输出和“第二输出功能”线都应保持高电平。 使用中应注意的问题： （1）P0～P3口都是并行I/O口，但P0口和P2口，还可用来构建系统的数据总线和地址总线，所以在电路中有一个MUX，以进行转换。 而P1口和P3口无构建系统的数据总线和地址总线的功能，因此，无需转接开关MUX。 由于P0口可作为地址/数据复用线使用，需传送系统的低8位地址和8位数据，因此MUX的一个输入端为“地址/数据”信号。 而P2口仅作为高位地址线使用，不涉及数据，所以MUX的一个输入信号为“地址”。 （2）在4个口中只有P0口是一个真正的双向口，P1～P3口都是准双向口。 原因:P0口作数据总线使用时，为保证数据正确传送，需解决芯片内外的隔离问题，即只有在数据传送时芯片内外才接通；不进行数据传送时，芯片内外应处于隔离状态。为此，P0口的输出缓冲器应为三态门。 在P0口中输出三态门是由两只场效应管（FET）组成，所以是一个真正的双向口。而P1～P3口，上拉电阻代替P0口中的场效应管，输出缓冲器不是三态的－准双向口 （3）P3口的口线具有第二功能，为系统提供一些控制信号。因此在P3口电路增加了第二功能控制逻辑。这是P3口与其它各口的不同之处。