3.FPGA-CPLD_结构和应用.ppt

管立新：《EDA技术基础》 TelEmail:guanlixin2004@126.com 物理与电子信息学院 School of Physics and Electronic Information 简单PLD原理 概述 CPLD结构原理 器件结构与应用 FPGA结构原理 管立新：《集成电路EDA》 TelEmail:guanlixin2004@126.com 物理与电子信息学院 School of Physics and Electronic Information 引言 Moore型状态机 设计实例1 状态机设计进阶 有限状态机的设计 Mealy型状态机 设计实例2 FPGA/CPLD 结构与应用 教学内容： 一.概述 二. 简单PLD原理 三. CPLD的结构与工作原理 四. FPGA的结构与工作原理 基本门 组合电路 时序电路 图1 基本PLD器件的原理结构图 一、 概 述 概述 1.1 可编程逻辑器件的发展历程 PROM (Programmable Read Only Memory) PLA (Programmable Logic Array) PAL (Programmable Array Logic) GAL (Generic Array Logic) EPLD CPLD FPGA 一、 概 述 概述 1.2 可编程逻辑器件的分类 图2 PLD按集成度分类 一、 概 述 概述 2.1 电路符号表示 图3 常用逻辑门符号与现有国标符号的对照 二、 简单PLD原理 简单PLD原理 2.1 电路符号表示 图4 PLD的互补缓冲器 图5 PLD的互补输入 图6 PLD中与阵列表示 二、 简单PLD原理 简单PLD原理 2.1 电路符号表示 图7 PLD中或阵列的表示 图8 阵列线连接表示 二、 简单PLD原理 简单PLD原理 2.2 PROM 图9 PROM基本结构 二、 简单PLD原理 简单PLD原理 2.2 PROM 图10 PROM的逻辑阵列结构 二、 简单PLD原理 简单PLD原理 2.2 PROM 图11 PROM表达的PLD阵列图 二、 简单PLD原理 简单PLD原理 2.2 PROM 图12 用PROM完成半加器逻辑阵列 二、 简单PLD原理 简单PLD原理 2.3 PLA 图13 PLA逻辑阵列示意图 二、 简单PLD原理 简单PLD原理 2.3 PLA 图14 PLA与 PROM的比较 二、 简单PLD原理 简单PLD原理 2.4 PAL 图16 PAL的常用表示 图15 PAL结构 二、 简单PLD原理 简单PLD原理 2.5 GAL 图17 PAL结构 二、 简单PLD原理 简单PLD原理 2.5 GAL 图20 寄存器模式组合双向输出结构 二、 简单PLD原理 简单PLD原理 2.5 GAL 图21 组合输出双向结构 二、 简单PLD原理 简单PLD原理 2.5 GAL 图22 复合型组合输出结构 二、 简单PLD原理 简单PLD原理 2.5 GAL 图23 反馈输入结构 二、 简单PLD原理 简单PLD原理 2.5 GAL 图24 输出反馈结构 二、 简单PLD原理 简单PLD原理 2.5 GAL 图25 简单模式输出结构 二、 简单PLD原理 简单PLD原理 图26 简单模式输出结构 三、 CPLD的结构与工作原理 CPLD结构原理 图27 MAX7128S的结构 1．逻辑阵列块(LAB) 三、 CPLD的结构与工作原理 CPLD结构原理 2．宏单元 MAX7000系列中的宏单元 逻辑阵列 乘积项选择矩阵 可编程寄存器 三种时钟输入模式 全局时钟信号 全局时钟信号由高电平有效的时钟信号使能 用乘积项实现一个阵列时钟 三、 CPLD的结构与工作原理 CPLD结构原理 图28 共享扩展乘积项结构 3．扩展乘积项 三、 CPLD的结构与工作原理 CPLD结构原理 3．扩展乘积项 图29 并联扩展项馈送方式 三、 CPLD的结构与工作原理 CPLD结构原理 4．可编程连线阵列(PIA) 图30 PIA信号布线到LAB的方式 三、 CPLD的结构与工作原理 CPLD结构原理 5．I/O控制块 图31 EPM7128S器件的I/O控制块 三、 CPLD的结构与工作原理 CPLD结构原理 4.1 查找