锁相环频率合成器制作实验参考资料.docVIP

锁相环频率合成器制作实验 摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA—C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0．5 dB，采用1．8 V电源，TSMC 0．18μm CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。关键词：Butte 频率合成器的基本原理如图15。 fi从PLL原理知，当PLL处于锁定状 fo态时，PD两个输入信号的频率一定精确相等。所以可得：f0 = N fi ????????????????????????? 图15 若fi为晶振标准信号，则通过改变分频比N，便可获得同样精度的不同频率信号输出。选用不同的分频电路就可组成各种不同的频率合成器。一）1KHZ标准信号源制作1、 用CMOS与非门和4M晶体组成 4MHz振荡器，如图16。图中Rf 使 F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4069。2、参考dz3w网站的CD4518资料中的CD4518管脚图，测量并画出Q1，Q2、Q3、Q4及CP之间的相位关系图。CD4518 图16是CMOS器件，输入的CP信号一定要用CMOS信号,即低电平为地，高电平接近VDD，（不能用直流电平为0的交流方波信号）其高低电平不能超过器件电源的正负电平。测量时示波器的一个通道固定测Q4，都以Q4作示波器的同步触发源，且以Q4的下降沿作示波器的开始扫描点，另一个通道轮流测其他信号（CP、Q1、Q2、Q3）这样就能保证相位准确而且开始扫描点为计数器的“0”状态。同时调节CP信号的频率或示波器的扫描速度让示波器标尺的每大格代表一个CP周期。这样就可方便测量。CD4518是BCD码计数器，其真值表不难自己写出，然后和测出的波形进行对照，理解其工作原理，尤其是Q2的波形特别注意。3、根据上面测出的4518的波形图，用二片CD4518（共4个计数器）组成一个4000分频器，也就是一个四分频器，三个十分频器，这样就可把4MHz的晶振信号变成1KHz的标准信号。连线时应注意清零端的灵活应用 ?????????????? ?? 图16二）、用一片CD4017作分频器组成2-9KHZ频率合成器1、用示波器测试4017（十进制计数分配器）功能。测量时应固定一个通道测“0” ，并以该信号作作示波器的同步触发源，且以上升沿作示波器的开始扫描点。测量并画出4017的“0”，“1”，“2”，“9”输出端信号相对CP信号的波形。理解4017的工作原理。2、将CP（14）作输入端，“0”（3）作输出端，R(15)分别接“2”、“3”，┅“9”则4017就成为二、三，┅“九”等分频器，理解其工作原理。将上述4017组成的分频器代入图15中的1/N分频器，就组成2——9KHZ频率合成器。 如图17三）、拨盘开关式1——999KHZ频率合成器1、单片CD4522频率合成器。CD4522是可预置数的二一十进制1/N减计数器。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：PE（3）=“1”时D1—D4值置进计数器EN（4）=“0”且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=“1”且计数器（Q1—Q4）减到“0”时，QC(12)=“1” Cr(10) =“1”时，计数器清零。 ????? 图17 2——9KHz频率合成器（1）单片4522分频器，如图18拨盘开关为BCD码开关，如当数据窗口显示“3”时则A和“1”“2”相连；当显示“5”时，则A和“1”“4”相连，其余类推。4个100K电阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到“N”，当某时刻PE（3）=“1”， ?? 图18 单片4522分频则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。这时由于CF（13）=“1”，∴QC（12）=“1”，也即PE（3）=“1”又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。实验步骤：如图18连好，让拨盘开关分别为1，2，……9，用示波器观察CP（6）和QC（12）的波形。（2）单片CD4522频率合成器用图18电路代替图17中4017部分，组成1－9KHz频率合成器2、用三片4522组成1——999HHZ频率合成器