数电课程设计数字电子钟设计.docVIP

字电子钟系统设计 目 录 第一章． 设计的任务与要求……………………………………………………………………………………………………………………………4 第三章. 单元电路的设计和元器件的选择…………………………………………………8 3.1 六进制电路……………………………………………………………8 3.2 十进制计数电路的设计………………………………………………………8 3.3 六十进制计数电路的设计……………………………………………………9 3.4双六十进制计数电路的设计…………………………………………………9 3.5时间计数电路的设计…………………………………………………………10 3.6 校正电路的设计………………………………………………………………11 3.7 时钟电路的设计…………………………………………………………11 3.8 整点报时电路的设计…………………………………………………………12 3.9 主要元器件的选择…………………………………………………………12 第四章. 经验体会……………………………………………………………14 参考文献……………………………………………………………………………14 第一章 设计的任务与要求 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 1.1设计指标 1. 时间以12小时为一个周期； 2. 显示时、分、秒； 3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 1.2 设计要求 1. 画出电路原理图（或仿真电路图）； 2. 元器件及参数选择； 3. 编写设计报告 写出设计的全过程，附上有关资料和图纸，有心得体会。 第二章 方案论证与选择 2.1 数字钟的系统方案 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 2.2 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计采用了后一种。如图（）所示，由非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 图 CMOS 晶体振荡器 2.3 时间计数电路 一般采用进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。图 74HC390内部功能图 秒个位计数单元为进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。 秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。 图 十进制-六进制转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。 时个位计数单元电路结构仍与秒或个位计数单元相同